[發明專利]一種環式鏈表DMA的傳輸方法及系統

有效

• 申請號: 202010076391.0
• 申請日: 2020-01-23
• 公開（公告）號: CN111258937B
• 公開（公告）日: 2021-08-03
• 發明（設計）人: 胡靜;謝振新
• 申請（專利權）人: 烽火通信科技股份有限公司;武漢飛思靈微電子技術有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F13/24
• 代理公司: 武漢智權專利代理事務所(特殊普通合伙) 42225
• 代理人: 董婕

本發明公開了一種環式鏈表DMA的傳輸方法及系統，涉及數據傳輸及存儲領域，該方法包括：CPU在內存中設置表項鏈接地址首尾相連的環式鏈表，并為環式鏈表的每個表項配置傳輸狀態標志位后開啟DMA。DMA控制器循環讀取每個表項的傳輸狀態標志位的狀態，以確定是上報DMA中斷至CPU，還是進行DMA傳輸，并更改傳輸狀態標志位的狀態以和CPU進行信息交互。CPU在接收到DMA中斷時處理中斷信息，在處理完中斷信息或空閑時循環讀取每個表項的傳輸狀態標志位的狀態，以確定是離開DMA任務，并在預設時間后返回，還是處理DMA傳輸的數據，并更改傳輸狀態標志位的狀態以和DMA控制器進行信息交互。本發明能減少上報中斷次數，從而減少了CPU響應中斷的時間，降低了CPU的資源占用。

技術領域

本發明涉及數據傳輸及存儲領域，具體涉及一種環式鏈表DMA的傳輸方法及系統。

背景技術

網絡設備對數據傳輸速率的要求日益增高，利用DMA(Direct Memory Access，直接內存存取)來傳輸數據有效提高了CPU的效率。但是DMA的配置和中斷處理依然會占用CPU資源。

目前DMA有兩種實現方式，一種是塊式DMA，一種是鏈式DMA。塊式DMA可將多個數據包一次傳輸，減少中斷處理。但CPU處理數據時需將數據包從整塊數據中解析出來并拷貝到相應緩存，增加了CPU的工作。鏈式DMA可將不同數據包的傳輸地址記錄在鏈表中，DMA通過讀取鏈表信息進行傳輸，當鏈表表項全部處理完后才上報中斷。若數據包連續，鏈表表項越多DMA效率越高，若數據包不連續，表項過多會增加等待鏈表完成時間，降低CPU對數據的處理效率。如果鏈表表項較少，中斷會增多，中斷處理將會占用大量CPU資源。

以上兩種DMA的實現方式各有利弊，其應用于不同場景中時，無法根據實際數據傳輸的情況靈活調整，無法平衡CPU處理速度與網絡傳輸速度不同導致的無效等待和中斷處理。使得在短包，大數據流量的應用場景下，完成DMA數據傳輸和數據包處理時，CPU資源占用率會較高。

發明內容

針對現有技術中存在的缺陷，本發明的目的在于提供一種環式鏈表DMA的傳輸方法，其能減少上報中斷次數，從而減少了CPU響應中斷的時間，降低了CPU的資源占用。

為達到以上目的，本發明采取的技術方案是：

一種環式鏈表DMA的傳輸方法，該方法包括以下步驟：

CPU在內存中設置表項鏈接地址首尾相連的環式鏈表，并為環式鏈表的每個表項配置傳輸狀態標志位后開啟直接內存存取DMA；

DMA控制器循環讀取每個表項的傳輸狀態標志位的狀態，以確定是上報DMA中斷至CPU，還是進行DMA傳輸，并更改傳輸狀態標志位的狀態以和CPU進行信息交互；

CPU在接收到DMA中斷時處理中斷信息，在處理完中斷信息或空閑時循環讀取每個表項的傳輸狀態標志位的狀態，以確定是離開DMA任務，并在預設時間后返回，還是處理DMA傳輸的數據，并更改傳輸狀態標志位的狀態以和DMA控制器進行信息交互。

在上述技術方案的基礎上，所述傳輸狀態標志位包括第一狀態和第二狀態，所述CPU將環式鏈表的每個表項的傳輸狀態標志位初始化為第一狀態后開啟DMA。

在上述技術方案的基礎上，DMA控制器循環讀取每個表項的傳輸狀態標志位的狀態，以確定是上報DMA中斷至CPU，還是進行DMA傳輸，并更改傳輸狀態標志位的狀態以和CPU進行信息交互，具體包括：

S21.DMA控制器判斷讀取的一表項的傳輸狀態標志位的狀態是第一狀態還是第二狀態，若是第二狀態，則執行步驟S22，若是第一狀態，則執行步驟S23；

S22.DMA控制器判斷CPU未及時處理DMA傳輸的數據，上報中斷至CPU；