[發明專利]半導體器件及其形成方法

在審

• 申請號: 202010066639.5
• 申請日: 2020-01-20
• 公開（公告）號: CN113140502A
• 公開（公告）日: 2021-07-20
• 發明（設計）人: 伏廣才
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528;H01L21/8234;H01L27/088
• 代理公司: 上海德禾翰通律師事務所 31319
• 代理人: 侯莉

一種半導體器件及其形成方法，所述方法包括：提供基底，所述基底內具有源漏區；在所述基底上形成層間介質層；在所述層間介質層中形成位于源漏區上的接觸孔，所述接觸孔的底部暴露出源漏區的表面；采用選擇性原子層沉積工藝在所述接觸孔的底部形成金屬硅化物層；形成所述金屬硅化物層之后在所述接觸孔內形成導電插塞。上述的方案，可以提高所形成的半導體器件的性能。

技術領域

本發明涉及半導體制造技術領域，具體地涉及一種半導體器件及其形成方法。

背景技術

傳統的平面的場效應晶體管對溝道電流的控制能力較弱，隨之產生了一種新的互補式金氧半導體晶體管—鰭式場效應晶體管(Fin Field-Effect Transistor，FinFET)。鰭式場效應晶體管是新型的多柵器件，其一般包括凸出于基底表面的鰭部，橫跨所述鰭部的柵極，以及位于柵極兩側的鰭部內的源漏摻雜區。

現有工藝所形成的半導體器件的性能仍有待提高。

發明內容

本發明解決的技術問題是如何提高半導體器件的性能。

為解決上述技術問題，本發明實施例提供了一種半導體器件的形成方法，所述方法包括：

提供基底，所述基底內具有源漏區；

在所述基底上形成層間介質層；

在所述層間介質層中形成位于源漏區上的接觸孔，所述接觸孔的底部暴露出源漏區的表面；

采用選擇性原子層沉積工藝在所述接觸孔的底部形成金屬硅化物層；

形成所述金屬硅化物層之后，在所述接觸孔的側壁形成擴散阻擋層，所述擴散阻擋層與所述層間介質層接觸；形成所述擴散阻擋層之后，在所述接觸孔內形成導電插塞。

可選地，所述金屬硅化物層的材料包括MoSix、TiSi、NiSi或RuSi。

可選地，當所述金屬硅化物層的材料為TiSi時，所述選擇性原子層沉積工藝的參數包括：反應氣體包括TiCl4和SiH4，反應溫度為300℃～700℃。

可選地，所述導電插塞的材料包括W、Co、Ru或Ni。

可選地，所述接觸孔的底部的金屬硅化物層表面也形成有擴散阻擋層；或者，所述接觸孔的底部的金屬硅化物層表面未被擴散阻擋層覆蓋。

可選地，所述擴散阻擋層為單層結構，所述擴散阻擋層的材料包括TiN、Co、Ru、Ni或Mo。

可選地，所述擴散阻擋層包括第一擴散阻擋層和第二擴散阻擋層，在所述接觸孔的側壁形成擴散阻擋層的步驟包括：

在所述接觸孔的側壁上形成第一擴散阻擋層；

在所述第一擴散阻擋層的表面形成第二擴散阻擋層，第二擴散阻擋層不覆蓋金屬硅化物層的頂部表面，第二擴散阻擋層的導電率大于第一擴散阻擋層的導電率。

可選地，所述第一擴散阻擋層的材料為氧化鋁；所述第二擴散阻擋層的材料包括TiN、Co、Ru、Ni或Mo。

可選地，所述第一擴散阻擋層的厚度為20?！?0埃；所述第二擴散阻擋層的厚度為20?！?0埃。

可選地，所述基底包括半導體襯底和位于半導體襯底上的鰭部；

所述半導體器件的形成方法還包括：在所述半導體襯底上形成橫跨所述鰭部的柵極結構；所述源漏區分別位于所述柵極結構的兩側的鰭部中。

可選地，所述源漏區的材料包括摻雜有導電離子的SiP或SiGe。

可選地，所述接觸孔的孔徑為10nm～13nm。

本發明實施例還提供了一種半導體器件，所述半導體器件包括：