[發明專利]3D存儲器件的制造方法

在審

• 申請號: 202010065941.9
• 申請日: 2020-01-20
• 公開（公告）號: CN111244099A
• 公開（公告）日: 2020-06-05
• 發明（設計）人: 陳赫;董金文;劉艷云;宋林
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11529
• 分類號: H01L27/11529;H01L27/11551;H01L27/11573;H01L27/11578
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;王月玲

1.一種3D存儲器件的制造方法，包括：

在第一襯底中形成氧化層，所述第一襯底包括第一表面和第二表面，所述氧化層靠近所述第一襯底的第一表面；

在所述第一襯底上形成存儲單元和第一互聯結構，得到存儲單元陣列；

在第二襯底上形成第二互聯結構，得到外部電路；

將所述存儲單元陣列與所述外部電路鍵合得到3D存儲器件；

沿所述第一襯底的第二表面對所述第一襯底減薄至所述氧化層，

其中，所述氧化層為所述第一襯底減薄過程中的停止層。

2.根據權利要求2所述的制造方法，其中，所述第一互連結構中具有多個第一外部焊盤，所述第二互連結構中具有多個第二外部焊盤。

3.根據權利要求2所述的制造方法，其中，所述第一外部焊盤與所述第二外部焊盤彼此接觸，從而實現所述CMOS電路與所述存儲單元陣列之間的電連接。

4.根據權利要求1所述的制造方法，其中，所述第一互連結構中具有多個第一半導體區，所述第二互連結構中具有多個第二半導體區。

5.根據權利要求4所述的制造方法，其中，所述第一半導體區與所述第二半導體區彼此鍵合。

6.根據權利要求1所述的制造方法，其中，通過離子注入工藝在所述第一襯底中形成所述氧化層。

7.根據權利要求1所述的制造方法，其中，通過濕法蝕刻對所述第一襯底進行減薄。

8.根據權利要求1所述的制造方法，其中，沿所述第一襯底的第二表面對所述第一襯底減薄至所述氧化層的步驟之后，還包括，

去除所述氧化層。

9.根據權利要求8所述的制造方法，其中，在去除所述氧化層的步驟之后，還包括：

對所述第一襯底的第一表面進行平坦化處理。

10.根據權利要求1所述的制造方法，其中，在將所述存儲單元陣列與所述外部電路鍵合和沿所述第一襯底的第二表面對所述第一襯底減薄至所述氧化層的步驟之間，還包括：

去除所述存儲單元陣列和所述外部電路的邊緣部分，

其中，所述外部電路的第二襯底的邊緣部分去除一部分。

11.根據權利要求3或5所述的制造方法，其中，在所述第一襯底上形成存儲單元和第一互聯結構，得到存儲單元陣列的步驟包括：

在所述第一襯底中形成公共源區；

在所述第一襯底上形成柵疊層結構和貫穿所述柵疊層結構的多個溝道柱；

在所述柵疊層結構上形成所述第二互連結構，所述第二互連結構包括接觸焊盤、布線層、第一外部焊盤或第一半導體區和導電通道，

其中，所述多個溝道柱的第一端延伸至公共源區，第二端連接至相應的接觸焊盤，所述多個層面的柵極導體分別連接至相應的接觸焊盤。

12.根據權利要求1所述的制造方法，其中，所述外部電路包括CMOS電路。