[發(fā)明專利]像素電路與像素驅(qū)動(dòng)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010065808.3
• 申請(qǐng)日: 2020-01-20
• 公開（公告）號(hào): CN111223435B
• 公開（公告）日: 2022-10-14
• 發(fā)明（設(shè)計(jì)）人: 奚鵬博
• 申請(qǐng)（專利權(quán)）人: 友達(dá)光電股份有限公司
• 主分類號(hào): G09G3/20
• 分類號(hào): G09G3/20
• 代理公司: 北京市立康律師事務(wù)所 11805
• 代理人: 梁揮;孟超

1.一像素電路，其特征在于，包含：

一驅(qū)動(dòng)電路；

一數(shù)據(jù)寫入電路；以及

一調(diào)制電路，用以響應(yīng)于一時(shí)間控制信號(hào)的一電位變化輸出數(shù)據(jù)電壓至一第二節(jié)點(diǎn)，并根據(jù)該第二節(jié)點(diǎn)的電位調(diào)整第一節(jié)點(diǎn)的電位至一第一電壓以導(dǎo)通該驅(qū)動(dòng)電路；

該驅(qū)動(dòng)電路包含：一第一晶體管和一發(fā)光元件，該第一晶體管用以接收一第二電壓，并響應(yīng)于一第一節(jié)點(diǎn)的電位導(dǎo)通，以產(chǎn)生驅(qū)動(dòng)電流，該發(fā)光元件耦接至該第一晶體管并根據(jù)該驅(qū)動(dòng)電流發(fā)光；

該數(shù)據(jù)寫入電路包含：一電容和一第二晶體管，該電容的第一端耦接至該發(fā)光元件的第二端并用以接收一第三電壓，該電容的第二端耦接至一第三節(jié)點(diǎn)，該第二晶體管用以于一數(shù)據(jù)寫入期間響應(yīng)于一柵極信號(hào)導(dǎo)通以傳輸一數(shù)據(jù)電壓至該電容的第二端以儲(chǔ)存該數(shù)據(jù)電壓至該電容，

該調(diào)制電路包含：一第三晶體管、一第四晶體管、一第五晶體管及一第六晶體管，該第三晶體管耦接至該第三節(jié)點(diǎn)與該第二節(jié)點(diǎn)之間，該第四晶體管耦接至該第二節(jié)點(diǎn)與用以提供一第二電壓的一端點(diǎn)之間，該第五晶體管耦接至一第一節(jié)點(diǎn)，且該第三晶體管、該第四晶體管及該第五晶體管皆根據(jù)該時(shí)間控制信號(hào)導(dǎo)通，該第六晶體管耦接至該第一節(jié)點(diǎn)與用以提供該第一電壓的一端點(diǎn)之間。

2.如權(quán)利要求1所述的像素電路，其特征在于，該調(diào)制電路包含：

一第三晶體管，用以在該數(shù)據(jù)寫入期間響應(yīng)于具有一第一預(yù)定電位的該時(shí)間控制信號(hào)與該第二節(jié)點(diǎn)的電位關(guān)斷；

一第四晶體管，用以在該數(shù)據(jù)寫入期間響應(yīng)于該時(shí)間控制信號(hào)導(dǎo)通，以傳輸具有一禁能電位的該第二電壓至該第二節(jié)點(diǎn)；

一第五晶體管，用以在該數(shù)據(jù)寫入期間響應(yīng)于該時(shí)間控制信號(hào)導(dǎo)通以傳輸具有該第一預(yù)定電位的該時(shí)間控制信號(hào)至該第一節(jié)點(diǎn)，以關(guān)斷該驅(qū)動(dòng)電路；以及

一第六晶體管，用以在該數(shù)據(jù)寫入期間響應(yīng)于該第二節(jié)點(diǎn)的電位關(guān)斷。

3.如權(quán)利要求2所述的像素電路，其特征在于，其中在一重置期間，該第二晶體管根據(jù)該柵極信號(hào)關(guān)斷，且該第三晶體管響應(yīng)于具有該第一預(yù)定電位的該時(shí)間控制信號(hào)關(guān)斷，以重置該第二節(jié)點(diǎn)的電位。

4.如權(quán)利要求2所述的像素電路，其特征在于，其中在一發(fā)光期間，該時(shí)間控制信號(hào)由該第一預(yù)定電位變化至一第二預(yù)定電位，該第三晶體管用以響應(yīng)于該時(shí)間控制信號(hào)的該電位變化導(dǎo)通以傳輸該數(shù)據(jù)電壓至該第二節(jié)點(diǎn)，且該第六晶體管根據(jù)該第二節(jié)點(diǎn)的電位導(dǎo)通以傳輸該第一電壓至該第一節(jié)點(diǎn)，以導(dǎo)通該驅(qū)動(dòng)電路。

5.如權(quán)利要求4所述的像素電路，其特征在于，在一預(yù)備期間，該第四晶體管與該第五晶體管用以響應(yīng)于該時(shí)間控制信號(hào)的該電位變化關(guān)斷，且該第二電壓切換至一致能電位。

6.如權(quán)利要求1所述的像素電路，其特征在于，該調(diào)制電路包含：

一第三晶體管，用以在該數(shù)據(jù)寫入期間響應(yīng)于具有一第一預(yù)定電位的該時(shí)間控制信號(hào)與該第二節(jié)點(diǎn)的電位關(guān)斷；

一第四晶體管，用以在該數(shù)據(jù)寫入期間響應(yīng)于一感測(cè)信號(hào)與一讀取信號(hào)導(dǎo)通，以傳輸該數(shù)據(jù)電壓至該第二節(jié)點(diǎn)；

一第五晶體管，用以在該數(shù)據(jù)寫入期間響應(yīng)于該時(shí)間控制信號(hào)導(dǎo)通以傳輸具有該第一預(yù)定電位的該時(shí)間控制信號(hào)至該第一節(jié)點(diǎn)，以關(guān)斷該驅(qū)動(dòng)電路；以及

一第六晶體管，用以在該數(shù)據(jù)寫入期間響應(yīng)于該第二節(jié)點(diǎn)的電位關(guān)斷。

7.如權(quán)利要求6所述的像素電路，其特征在于，還包含一第七晶體管，耦接于該驅(qū)動(dòng)電路，用以在該數(shù)據(jù)寫入期間響應(yīng)于該感測(cè)信號(hào)與該讀取信號(hào)導(dǎo)通。

8.如權(quán)利要求2或6所述的像素電路，其特征在于，該第四晶體管、該第五晶體管與該第六晶體管中每一個(gè)由一氧化銦鎵鋅薄膜晶體管實(shí)施，且該第二晶體管與該第三晶體管中每一個(gè)由一低溫多晶硅晶體管實(shí)施。

9.如權(quán)利要求2或6所述的像素電路，其特征在于，該第四晶體管、該第五晶體管與該第六晶體管中每一個(gè)由一低溫多晶硅晶體管實(shí)施。

10.如權(quán)利要求1所述的像素電路，其特征在于，該第一電壓為關(guān)聯(lián)于一三原色信號(hào)的一直流電壓。