[發明專利]半導體存儲裝置

在審

• 申請號: 202010064813.2
• 申請日: 2020-01-20
• 公開（公告）號: CN112447744A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 位田友哉
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/1157;G11C16/04;G11C16/10;G11C16/26
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

本發明的實施方式提供一種能夠改善良率的半導體存儲裝置。實施方式的半導體存儲裝置包含：襯底(SUB)、第1導電體層(62)、及第1絕緣體層(55)。襯底(20)包括：包含存儲胞的第1區域(MR)、包含控制存儲胞的電路的第2區域(PR)、及將第1區域(MR)與所述第2區域(PR)分開的第3區域(BR)。第1導電體層(62)在第2區域(PR)內設置于襯底(20)的上方。第1絕緣體層(55)包括：在第2區域(PR)內設置于第1導電體層(62)的上方的第1部分、及在第3區域(BR)內與襯底(20)的表面接觸且與第1部分連續地設置的第2部分。第2部分(PW)將第1區域(MR)與第2區域(PR)分開。

[相關申請]

本申請享有以日本專利申請2019-155803號(申請日：2019年8月28日)為基礎申請的優先權。本申請通過參考該基礎申請而包含基礎申請的全部內容。

技術領域

本發明的實施方式涉及一種半導體存儲裝置。

背景技術

已知有一種能夠非易失地存儲數據的NAND(Not AND，與非)型閃存。

發明內容

本發明的實施方式提供一種能夠改善良率的半導體存儲裝置。

實施方式的半導體存儲裝置包含：襯底、第1導電體層、及第1絕緣體層。襯底包括：包含存儲胞的第1區域、包含控制存儲胞的電路的第2區域、及將第1區域與所述第2區域分開的第3區域。第1導電體層在第2區域內設置于襯底的上方。第1絕緣體層包括：在第2區域內設置于第1導電體層的上方的第1部分、及在第3區域內與襯底的表面接觸且與第1部分連續地設置的第2部分。第2部分將第1區域與第2區域分開。

附圖說明

圖1是第1實施方式的半導體存儲裝置的框圖。

圖2是第1實施方式的半導體存儲裝置所具備的存儲胞陣列的電路圖。

圖3是表示第1實施方式的半導體存儲裝置的平面布局的一例的俯視圖。

圖4是表示第1實施方式的半導體存儲裝置的存儲器區域中的平面布局的一例的俯視圖。

圖5是表示第1實施方式的半導體存儲裝置的存儲器區域內的胞區域中的剖面結構的一例的剖視圖。

圖6是表示第1實施方式的半導體存儲裝置中的存儲器柱體的剖面結構的一例的剖視圖。

圖7是表示第1實施方式的半導體存儲裝置的存儲器區域內的引出區域中的剖面結構的一例的剖視圖。

圖8是表示第1實施方式的半導體存儲裝置的周邊電路區域中的剖面結構的一例的剖視圖。

圖9是表示第1實施方式的半導體存儲裝置中的阻斷部的平面布局的一例的俯視圖。

圖10是表示第1實施方式的半導體存儲裝置的制造方法的一例的流程圖。

圖11～26是表示第1實施方式的半導體存儲裝置的制造途中的剖面結構的一例的剖視圖。

圖27是表示第1實施方式的比較例的半導體存儲裝置的制造工序中的氫的侵入路徑的一例的剖視圖。

圖28是表示第1實施方式的半導體存儲裝置的制造工序中的氫的侵入路徑的一例的剖視圖。

圖29是表示第2實施方式的半導體存儲裝置的周邊電路區域中的剖面結構的一例的剖視圖。

圖30是表示第3實施方式的半導體存儲裝置的周邊電路區域中的剖面結構的一例的剖視圖。

圖31是表示第3實施方式的半導體存儲裝置的制造方法的一例的流程圖。

圖32～34是表示第3實施方式的半導體存儲裝置的制造途中的剖面結構的一例的剖視圖。