[發明專利]一種實現AXI總線跨時鐘域的結構及方法

有效

• 申請號: 202010063296.7
• 申請日: 2020-01-19
• 公開（公告）號: CN111291524B
• 公開（公告）日: 2022-10-18
• 發明（設計）人: 于錦輝;王賢坤
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F30/39
• 分類號: G06F30/39;G06F13/42
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 張營磊

1.一種實現AXI總線跨時鐘域的結構，其特征在于，包括AXI總線功能通道模塊、主模塊（2）和從模塊（3），AXI總線功能通道模塊與主模塊（2）和從模塊（3）均連接；

AXI總線功能通道模塊包括功能通道信號緩存FIFO單元、主時鐘功能通道信號串并轉換單元、從時鐘功能通道信號串并轉換單元、主控制邏輯單元以及從控制邏輯單元；

功能通道信號緩存FIFO單元，用于實現主模塊（2）和從模塊（3）之間不同時鐘信號的緩存；

主時鐘功能通道信號串并轉換單元，用于實現主模塊（2）與功能通道信號緩存FIFO單元之間信號的串并轉換；

從時鐘功能通道信號串并轉換單元，用于實現從模塊（3）與功能通道信號緩存FIFO單元之間信號的串并轉換；

主控制邏輯單元，用于控制主時鐘功能通道信號串并轉換單元向功能通道信號緩存FIFO單元進行的寫入或讀取動作；

從控制邏輯單元，用于控制從時鐘功能通道信號串并轉換單元向功能通道信號緩存FIFO單元進行的寫入或讀取動作。

2.如權利要求1所述的實現AXI總線跨時鐘域的結構，其特征在于，AXI總線功能通道模塊包括主從向AXI總線功能通道子模塊（1.1）；

主從向AXI總線功能通道子模塊（1.1）包括主時鐘功能通道信號緩存FIFO子單元（4.1）、主時鐘功能通道信號合并子單元（5.1）、從時鐘功能通道信號拆分子單元（6.1）、主從向主控制邏輯子單元（7.1）以及主從向從控制邏輯子單元（8.1）；

主時鐘功能通道信號緩存FIFO子單元（4.1），用于將主模塊（2）端以主時鐘傳輸的信號進行緩存，并提供給從模塊（3）端以從時鐘傳輸；

主時鐘功能通道信號合并子單元（5.1），用于將主模塊（2）端以主時鐘傳輸的并行信號合并，再提供給主時鐘功能通道信號緩存FIFO子單元（4.1）進行緩存；

從時鐘功能通道信號拆分子單元（6.1），用于將主時鐘功能通道信號緩存FIFO子單元（4.1）緩存的信號進行拆分，并將拆分后信號以從時鐘并行提供給從模塊（3）端；

主從向主控制邏輯子單元（7.1），用于控制主時鐘功能通道信號合并子單元（5.1）向主時鐘功能通道信號緩存FIFO子單元（4.1）的寫入動作；

主從向從控制邏輯子單元（8.1），用于控制從時鐘功能通道信號拆分子單元（6.1）向主時鐘功能通道信號緩存FIFO子單元（4.1）的讀取動作。

3.如權利要求2所述的實現AXI總線跨時鐘域的結構，其特征在于，AXI總線功能通道模塊還包括從主向AXI總線功能通道子模塊（1.2）；

從主向AXI總線功能通道子模塊（1.2）包括從時鐘功能通道信號緩存FIFO子單元（4.2）、主時鐘功能通道信號拆分子單元（5.2）、從時鐘功能通道信號合并子單元（6.2）、從主向主控制邏輯子單元（7.2）以及從主向從控制邏輯子單元（8.2）；

從時鐘功能通道信號緩存FIFO子單元（4.2），用于將從模塊（3）端以從時鐘傳輸的信號進行緩存，并提供給主模塊（2）端以主時鐘傳輸；

從時鐘功能通道信號合并子單元（6.2），用于將從模塊（3）端以從時鐘傳輸的并行信號合并，再提供給從時鐘功能通道信號緩存FIFO子單元（4.2）進行緩存；

主時鐘功能通道信號拆分子單元（5.2），用于將從時鐘功能通道信號緩存FIFO子單元（4.2）緩存的信號進行拆分，并將拆分后信號以主時鐘并行提供給主模塊（2）端；

從主向從控制邏輯子單元（8.2），用于控制從時鐘功能通道信號合并子單元（6.2）向從時鐘功能通道信號緩存FIFO子單元（4.2）的寫入動作；

從主向主控制邏輯子單元（7.2），用于控制主時鐘功能通道信號拆分子單元（5.2）向從時鐘功能通道信號緩存FIFO子單元（4.2）的讀取動作。