[發明專利]一種FPGA芯片、基于其發射機的性能測試方法及系統

有效

• 申請號: 202010061965.7
• 申請日: 2020-01-19
• 公開（公告）號: CN111162849B
• 公開（公告）日: 2022-03-22
• 發明（設計）人: 王飛;鄧紅梅;趙峰;胡金龍;石晶林
• 申請（專利權）人: 中科南京移動通信與計算創新研究院
• 主分類號: H04B17/15
• 分類號: H04B17/15;G05B19/042
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 景鵬;何爽

1.一種基于FPGA芯片的數字發射機的性能測試方法，其特征在于，包括以下步驟：

通過上位機生成的控制信令對FPGA芯片和待測發射機進行參數配置；

在所述FPGA芯片的多載波產生模塊中通過直接數字頻率合成器生成多個頻率不同的正弦波信號，然后將所述正弦波信號相加并且根據直接數字頻率合成器的數量對加和后的高16比特數據進行截位；

將截位后的數據進行功率調節；

將功率調節后的數據進行跨時鐘域處理；

將跨時鐘域處理后的數據進行數模轉換；以及

將所述待測發射機中數模轉換后的模擬信號進行增益控制并且輸出到頻譜儀。

2.根據權利要求1所述的數字發射機的性能測試方法，其特征在于，通過上位機生成的控制信令對FPGA芯片和待測發射機進行參數配置包括：

所述FPGA芯片的Microblaze模塊通過UDP協議接收上位機發送的控制信令；

所述Microblaze模塊與所述FPGA芯片的系統配置模塊通信以將所述控制信令中配置數據傳輸到所述系統配置模塊；

所述系統配置模塊對所述配置數據進行解析并且將解析后的參數配置到所述FPGA芯片的多載波產生模塊、功率調節模塊以及所述待測發射機的增益控制模塊。

3.根據權利要求1所述的數字發射機的性能測試方法，其特征在于，將截位后的數據進行功率調節包括：通過所述FPGA芯片的功率調節模塊對截位后的16比特數據進行功率調節，功率調節方法包括向下粗調和向上細調，其中，所述向下粗調采用截取數據比特位的方式并且每次調節6dB，所述向上細調采用數據右移加權再相加的方式并且每次調節1dB。

4.根據權利要求1所述的數字發射機的性能測試方法，其特征在于，將功率調節后的數據進行跨時鐘域處理包括：通過所述FPGA芯片的跨時鐘域處理模塊對功率調節后的16比特數據進行跨時鐘域處理。

5.根據權利要求1所述的數字發射機的性能測試方法，其特征在于，將跨時鐘域處理后的數據進行數模轉換包括：通過所述待測發射機的D/A轉換模塊將跨時鐘域處理后的多載波數字信號進行數模轉換以轉換成模擬信號。

6.根據權利要求1所述的數字發射機的性能測試方法，其特征在于，將所述待測發射機中數模轉換后的模擬信號進行增益控制并且輸出到頻譜儀包括：通過所述待測發射機的增益模塊對數模轉換后的模擬信號進行增益控制，調節模擬信號的電流大小并且控制天線發射信號的幅值，隨后輸出到頻譜儀。

7.一種FPGA芯片，其特征在于，包括：

Microblaze模塊，通過UDP協議與上位機通信以接收所述上位機發送的控制信令；

系統配置模塊，與所述Microblaze模塊通信以接收所述控制信令中的配置數據；

多載波產生模塊，與所述系統配置模塊通信，根據所述系統配置模塊解析的參數進行配置，以及生成多個正弦波信號并對其進行加和截位；

功率調節模塊，與所述系統配置模塊和所述多載波產生模塊通信，根據所述系統配置模塊解析的參數進行配置，以及將截位后的數據進行功率調節；以及

跨時鐘域處理模塊，與所述功率調節模塊通信并且將功率調節后的數據進行跨時鐘域處理。

8.根據權利要求7所述的FPGA芯片，其特征在于，所述多載波產生模塊包括多個直接數字頻率合成器和加和截位模塊，其中，所述直接數字頻率合成器生成頻率不同的正弦波信號，所述加和截位模塊對生成的頻率不同的正弦波信號進行加和截位。

9.一種基于FPGA芯片的數字發射機的性能測試系統，其特征在于，包括上位機、待測發射機以及與所述上位機和所述待測發射機通信的FPGA芯片；

其中，所述待測發射機包括：

D/A轉換模塊，與跨時鐘域處理模塊通信并且將跨時鐘域處理后的數據進行數模轉換；以及

增益控制模塊，與系統配置模塊和D/A轉換模塊通信，根據所述系統配置模塊解析的參數進行配置，以及將數模轉換后的模擬信號進行增益控制并且輸出到頻譜儀。