[發(fā)明專利]基于深度學(xué)習(xí)的電力系統(tǒng)諧波檢測(cè)裝置及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010059385.4
• 申請(qǐng)日: 2020-01-19
• 公開(kāi)（公告）號(hào): CN111157790B
• 公開(kāi)（公告）日: 2022-01-25
• 發(fā)明（設(shè)計(jì)）人: 樊麗娟;嚴(yán)喜林;吳健穎;國(guó)建寶
• 申請(qǐng)（專利權(quán)）人: 中國(guó)南方電網(wǎng)有限責(zé)任公司超高壓輸電公司檢修試驗(yàn)中心
• 主分類號(hào): G01R23/16
• 分類號(hào): G01R23/16;G06N3/04;G06N3/08
• 代理公司: 廣州科粵專利商標(biāo)代理有限公司 44001
• 代理人: 鄧潮彬;黃培智

1.一種基于深度學(xué)習(xí)的電力系統(tǒng)諧波檢測(cè)方法，其特征在于，用于以下檢測(cè)裝置，所述檢測(cè)裝置包括樣本數(shù)字量采集設(shè)備(1)、數(shù)據(jù)處理模塊(2)、自主學(xué)習(xí)模塊(3)、數(shù)據(jù)計(jì)算模塊(4)、電網(wǎng)諧波數(shù)據(jù)儲(chǔ)存模塊(5)、電網(wǎng)諧波信息輸出模塊(6)；所述樣本數(shù)字量采集設(shè)備(1)用于獲取電網(wǎng)電壓電流的樣本數(shù)據(jù)；所述數(shù)據(jù)處理模塊(2)用于處理所述樣本數(shù)據(jù)并將處理結(jié)果發(fā)送至自主學(xué)習(xí)模塊(3)以及數(shù)據(jù)計(jì)算模塊(4)；所述自主學(xué)習(xí)模塊(3)用于學(xué)習(xí)所述處理結(jié)果并得到深度學(xué)習(xí)結(jié)果，將所述深度學(xué)習(xí)結(jié)果發(fā)送至數(shù)據(jù)計(jì)算模塊(4)以及電網(wǎng)諧波信息輸出模塊(6)；所述數(shù)據(jù)計(jì)算模塊(4)用于接收所述處理結(jié)果以及學(xué)習(xí)結(jié)果并運(yùn)算得到電網(wǎng)諧波信息，將所述電網(wǎng)諧波信息發(fā)送至電網(wǎng)諧波數(shù)據(jù)儲(chǔ)存模塊(5)；所述電網(wǎng)諧波數(shù)據(jù)儲(chǔ)存模塊(5)用于存儲(chǔ)所述電網(wǎng)諧波信息，并將所述電網(wǎng)諧波信息返回自主學(xué)習(xí)模塊(3)；所述電網(wǎng)諧波信息輸出模塊(6)用于接收來(lái)自所述自主學(xué)習(xí)模塊(3)輸出的深度學(xué)習(xí)結(jié)果；

所述樣本數(shù)字量采集設(shè)備(1)包括電子式電壓互感器(11)、電子式電流互感器(12)；所述數(shù)據(jù)處理模塊(2)包括標(biāo)準(zhǔn)時(shí)鐘(21)、對(duì)時(shí)與插值模塊(22)和DSP芯片(23)；所述自主學(xué)習(xí)模塊(3)包括至少一塊FPGA訓(xùn)練芯片(31)；所述數(shù)據(jù)計(jì)算模塊(4)包括至少一塊FPGA計(jì)算芯片(41)；所述電網(wǎng)諧波數(shù)據(jù)儲(chǔ)存模塊(5)包括至少一塊儲(chǔ)存芯片(51)；所述電網(wǎng)諧波信息輸出模塊(6)包括LCD顯示器(61)、USB模塊(62)和光纖通訊模塊(63)；

包括以下步驟，

樣本采樣，從交流電網(wǎng)的電子式電壓互感器(11)、電子式電流互感器(12)上獲取所述樣本數(shù)據(jù)；

對(duì)所述樣本數(shù)據(jù)進(jìn)行對(duì)時(shí)插值處理，所述樣本數(shù)據(jù)輸入至對(duì)時(shí)與插值模塊(22)，通過(guò)標(biāo)準(zhǔn)時(shí)鐘(21)對(duì)所述樣本數(shù)據(jù)進(jìn)行對(duì)時(shí)處理，所述電子式電壓互感器(11)、電子式電流互感器(12)分別輸出不同時(shí)刻電網(wǎng)的電壓電流樣本數(shù)據(jù)，并利用插值處理使所述不同時(shí)刻電網(wǎng)的電壓電流樣本數(shù)據(jù)獲得同一時(shí)刻的采樣值；

樣本信息處理，將所述同一時(shí)刻的采樣值輸入至DSP芯片(23)，對(duì)同一時(shí)刻的電壓、電流樣本數(shù)據(jù)進(jìn)行規(guī)則化處理；

電網(wǎng)諧波模型深度學(xué)習(xí)，DSP芯片(23)處理后的數(shù)據(jù)作為初始數(shù)據(jù)輸入至已完成深度學(xué)習(xí)的FPGA訓(xùn)練芯片(31)中，所述FPGA訓(xùn)練芯片(31)對(duì)所述初始數(shù)據(jù)進(jìn)行電網(wǎng)諧波信息分析，用于訓(xùn)練所述FPGA訓(xùn)練芯片(31)的電網(wǎng)諧波信息模型從儲(chǔ)存芯片(51)中獲取；

判斷是否正常生成電網(wǎng)諧波信息，所述初始數(shù)據(jù)輸入至已完成深度學(xué)習(xí)的FPGA訓(xùn)練芯片(31)中，判斷所述FPGA訓(xùn)練芯片(31)是否能正常生成電網(wǎng)諧波信息，如不能正常生成電網(wǎng)諧波信息，則進(jìn)行計(jì)算生成電網(wǎng)諧波信息步驟，若能正常生成電網(wǎng)諧波信息則進(jìn)行電網(wǎng)諧波信息輸出步驟；

計(jì)算生成電網(wǎng)諧波信息，F(xiàn)PGA訓(xùn)練芯片(31)無(wú)法生成電網(wǎng)各次諧波信息時(shí)，將判斷信號(hào)送至FPGA計(jì)算芯片(41)中，F(xiàn)PGA計(jì)算芯片(41)從DSP芯片(23)獲取所述初始數(shù)據(jù)，由FPGA計(jì)算芯片(41)計(jì)算出電網(wǎng)各次諧波信息，將計(jì)算結(jié)果輸出至儲(chǔ)存芯片(51)對(duì)電網(wǎng)諧波信息模型庫(kù)進(jìn)行更新，更新完成結(jié)果輸入至FPGA訓(xùn)練芯片(31)進(jìn)行學(xué)習(xí)訓(xùn)練，返回至所述判斷是否正常生成電網(wǎng)諧波信息步驟；

電網(wǎng)諧波信息輸出，F(xiàn)PGA訓(xùn)練芯片(31)向電網(wǎng)諧波信息輸出模塊(6)輸出各次諧波數(shù)據(jù)，LCD顯示器(61)展示電力系統(tǒng)各次諧波信息顯示，USB模塊(62)和光纖通訊模塊(63)作為預(yù)留擴(kuò)展模塊向外界設(shè)備輸出電力系統(tǒng)各次諧波信息。

2.如權(quán)利要求1所述的基于深度學(xué)習(xí)的電力系統(tǒng)諧波檢測(cè)方法，其特征在于：所述樣本數(shù)據(jù)為數(shù)字量。

3.如權(quán)利要求1所述的基于深度學(xué)習(xí)的電力系統(tǒng)諧波檢測(cè)方法，其特征在于：所述規(guī)則化處理包括數(shù)據(jù)分塊及編碼。