[發明專利]半導體裝置

在審

• 申請號: 202010057939.7
• 申請日: 2020-01-19
• 公開（公告）號: CN112532220A
• 公開（公告）日: 2021-03-19
• 發明（設計）人: 吉岡啟;杉山亨;巖井正明;細川直范;小野村正明;洪洪;磯部康裕
• 申請（專利權）人: 株式會社東芝;東芝電子元件及存儲裝置株式會社
• 主分類號: H03K17/567
• 分類號: H03K17/567;H01L29/78
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 牛玉婷

1.一種半導體裝置，其中，具備：

常關斷晶體管，具有第1電極、第2電極、以及第1控制電極；

常開啟晶體管，具有電連接于所述第2電極的第3電極、第4電極、以及第2控制電極；

第1元件，具有電連接于所述第1控制電極的第1端部和電連接于所述第1電極的第2端部，所述第1元件包含第1電容成分；以及

第2元件，具有電連接于所述第1控制電極及所述第1端部的第3端部、以及第4端部，所述第2元件包含第2電容成分，

在將所述常關斷晶體管的閾值電壓設為V_th、將所述常關斷晶體管的最大柵極額定電壓設為V_g＿max、將所述第4端部的電壓設為V_g＿on、將所述第1電容成分設為C_a、將所述第2電容成分設為C_b時，

V_th＜(C_b/(C_a+C_b))V_g＿on＜V_g＿max。

2.根據權利要求1所述的半導體裝置，其中，

所述第1元件是具有第1陽極和第1陰極并包含第1結電容的第1齊納二極管，

所述第1端部是所述第1陰極，所述第2端部是所述第1陽極，所述第1電容成分是所述第1結電容。

3.根據權利要求1所述的半導體裝置，其中，

所述第1元件是具有第5端部和第6端部并包含第1電容的第1電容器，

所述第1端部是所述第5端部，所述第2端部是所述第6端部，所述第1電容成分是所述第1電容。

4.根據權利要求3所述的半導體裝置，其中，

還具備第1齊納二極管，該第1齊納二極管具有電連接于所述第1端部的第1陰極和電連接于所述第2端部的第1陽極，所述第1齊納二極管與所述第1電容器并聯連接。

5.根據權利要求2或4所述的半導體裝置，其中，

在將所述第1齊納二極管的第1擊穿電壓設為V_z(D₁)時，

V_z(D₁)＜V_g＿max。

6.根據權利要求1所述的半導體裝置，其中，

所述第2元件是具有第2陽極和第2陰極并包含第2結電容的第2齊納二極管，

所述第3端部是所述第2陽極，所述第4端部是所述第2陰極，所述第2電容成分是所述第2結電容。

7.根據權利要求1所述的半導體裝置，其中，

所述第2元件是具有第7端部和第8端部并包含第2電容的第2電容器，

所述第3端部是所述第7端部，所述第4端部是所述第8端部，所述第2電容成分是所述第2電容。

8.根據權利要求7所述的半導體裝置，其中，

還具備第2齊納二極管，該第2齊納二極管具有電連接于所述第3端部的第2陽極和電連接于所述第4端部的第2陰極，所述第2齊納二極管與所述第2電容器并聯連接。

9.根據權利要求6或8所述的半導體裝置，其中，

在將所述第2齊納二極管的第2擊穿電壓設為V_z(D₂)時，

V_z(D₂)＜V_g＿on－V_th。