[發(fā)明專利]一種基于VPX總線的數(shù)據(jù)處理系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202010055762.7
• 申請日: 2020-01-17
• 公開（公告）號: CN111274181A
• 公開（公告）日: 2020-06-12
• 發(fā)明（設(shè)計）人: 徐元;劉嘉祥;周晨君;陳子恒
• 申請（專利權(quán)）人: 湖北三江航天紅峰控制有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42
• 代理公司: 北京匯信合知識產(chǎn)權(quán)代理有限公司 11335
• 代理人: 王維新

本發(fā)明公開了一種基于VPX總線的數(shù)據(jù)處理系統(tǒng)，包括：數(shù)據(jù)處理模塊和VPX總線；數(shù)據(jù)處理模塊通過VPX總線與外部系統(tǒng)進(jìn)行數(shù)據(jù)交換；數(shù)據(jù)處理模塊包括主DSP和從DSP，主DSP與從DSP通過PCIe接口相連；主DSP接收經(jīng)VPX總線傳輸?shù)耐獠咳蝿?wù)，將部分外部任務(wù)通過PCIe接口分配給從DSP，從DSP將處理好的數(shù)據(jù)傳回主DSP，并發(fā)送中斷通知主DSP。本發(fā)明具有快速傳輸大量數(shù)據(jù)的能力，可以很好地滿足數(shù)據(jù)傳輸?shù)膶?shí)時性和高速性要求，以解決計算機(jī)處理大量數(shù)據(jù)慢的問題。

技術(shù)領(lǐng)域

本發(fā)明涉及計算機(jī)總線通信技術(shù)領(lǐng)域，具體涉及一種基于VPX總線的數(shù)據(jù)處理系統(tǒng)。

背景技術(shù)

通信技術(shù)迅猛發(fā)展，為了準(zhǔn)確跟蹤目標(biāo)以及精確制導(dǎo)，單位時間內(nèi)需要處理的數(shù)據(jù)越來越多。要求設(shè)備的數(shù)據(jù)傳輸和處理必須大幅度提升，實(shí)時處理性能也對處理平臺的性能提出了更高的要求。

VPX是由VITA組織制定的用以滿足惡劣環(huán)境下高可靠性、高帶寬要求下的下一代高級計算平臺標(biāo)準(zhǔn)，模塊間定義了Serial RapidIO、PCI Express、10GB以太網(wǎng)等高速串行總線。

PCIe是一種高速串行計算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，屬于高速串行點(diǎn)對點(diǎn)雙通道高帶寬傳輸，所連接的設(shè)備分配獨(dú)享通道帶寬。

對大量數(shù)據(jù)的處理有一些并行總線作為傳統(tǒng)的系統(tǒng)總線，包括VME,RapidIO，HyperTransport，CPCI等總線。這些總線體制無法滿足日益增長的系統(tǒng)需求。

航天航空領(lǐng)域的數(shù)據(jù)處理系統(tǒng)平臺呈現(xiàn)出以下發(fā)展趨勢:通信帶寬越來越寬、傳輸速率越來越高、實(shí)時處理性能也對處理平臺的性能提出了更高的要求。因此，需要數(shù)據(jù)處理平臺具有更高的總線傳輸帶寬、更強(qiáng)的運(yùn)算能力和更靈活的數(shù)據(jù)交互能力。總線時鐘頻率和總線接口寬度決定了現(xiàn)有處理平臺的基本性能注定不能滿足這些新的需求。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)存在的上述問題，本發(fā)明提供一種基于VPX總線的數(shù)據(jù)處理系統(tǒng)。

本發(fā)明公開了一種基于VPX總線的數(shù)據(jù)處理系統(tǒng)，包括：數(shù)據(jù)處理模塊和VPX總線；

所述數(shù)據(jù)處理模塊通過所述VPX總線與外部系統(tǒng)進(jìn)行數(shù)據(jù)交換；

所述數(shù)據(jù)處理模塊包括主DSP和從DSP，所述主DSP與所述從DSP通過PCIe接口相連；所述主DSP接收經(jīng)所述VPX總線傳輸?shù)耐獠咳蝿?wù)，將部分外部任務(wù)通過PCIe接口分配給所述從DSP，所述從DSP將處理好的數(shù)據(jù)傳回所述主DSP，并發(fā)送中斷通知所述主DSP。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述主DSP與從DSP之間采用DMA方式進(jìn)行數(shù)據(jù)傳輸。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述主DSP與從DSP還通過GPIO接口和SGMII接口相連。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述主DSP和從DSP為TMS320C6678處理器。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述主DSP與從DSP配置2Gb DDR3SDRAM。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述主DSP與從DSP通過EMIF接口連接Nor Flash；

所述主DSP與從DSP的加載方法為：進(jìn)行EMIF NOR FLASH的啟動加載，將程序入口地址寫入Boot Magic Address中，DSP便從指定位置開始加載程序。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果為：

本發(fā)明的數(shù)據(jù)處理模塊通過VPX總線與外部模塊相連，通過VPX總線進(jìn)行與外部模塊的數(shù)據(jù)交換，數(shù)據(jù)處理模塊內(nèi)，兩片DSP信號處理模塊通過PCIe數(shù)據(jù)傳輸模塊相連，將復(fù)雜的任務(wù)劃分到各內(nèi)核并確保系統(tǒng)具有高效數(shù)據(jù)流動速率。

附圖說明