[發明專利]半導體結構及其制備方法

有效

• 申請號: 202010054213.8
• 申請日: 2020-01-17
• 公開（公告）號: CN111244030B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 曾臻;張文杰
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/538;H10B41/27;H10B41/35;H10B43/27;H10B43/35
• 代理公司: 北京漢之知識產權代理事務所(普通合伙) 11479
• 代理人: 陳敏

本發明提供一種半導體結構及其制備方法，包括如下步驟：形成材料層，材料層包括依次連接的第一區域、第二區域及第三區域；于材料層內一個或多個第一接觸孔、一個或多個第二接觸孔及一個或多個第三接觸孔；第一接觸孔位于第一區域內，第二接觸孔位于第二區域內，第三接觸孔位于第三區域內；第二接觸孔的深度大于第一接觸孔的深度且小于第三接觸孔的深度，第二接觸孔的孔徑大于第一接觸孔的孔徑及第三接觸孔的孔徑。本發明使得第一接觸孔、第二接觸孔及第三接觸孔可以采用同一張光罩及同一刻蝕工藝形成，從而簡化工藝步驟，提高了產率，并節約了生產成本。

技術領域

本發明屬于集成電路設計及制造技術領域，特別是涉及一種半導體結構及其制備方法。

背景技術

在現有的3D?NAND閃存的制備過程中，在于覆蓋疊層結構的呈臺階狀的邊緣的覆蓋介質層內形成柵極接觸孔(SSCT)時，一般均基于一張光罩進行光刻后采用一次刻蝕工藝刻蝕覆蓋介質層形成所有的柵極接觸孔。對于疊層結構的層數較少(譬如，32層或64層)的結構而言，采用一張光罩形成柵極接觸孔可以滿足產品的需要；而對于疊層結構的層數較多的疊層結構(譬如，大于等于128層)而言，若采用一張光罩進行光刻后采用一次刻蝕工藝形成所有的柵極接觸孔，由于柵極接觸孔的深度差異較大，最深的柵極接觸孔與最淺的柵極接觸孔的深度差較大，很容易造成部分柵極層刻蝕過量甚至被刻穿的情況，對刻蝕工藝來說有很大的挑戰。

針對上述情況，目前對于層數較多的疊層結構而言，需要將疊層結構分為上部區域及下部區域，其中，上部區域為對應于疊層結構的臺階狀邊緣的上部的區域，是需要形成的柵極接觸孔的深度較小的區域，而下部區域為對應于疊層結構的臺階狀邊緣的下部的區域，是需要形成的柵極接觸孔的深度較大的區域；分別采用不同的光罩及刻蝕程式(recipe)分別對兩個區域進行光刻刻蝕。而采用張光罩及兩個刻蝕程式分別對不同的區域進行光刻刻蝕雖然可以避免柵極層的過刻蝕，但無疑會導致生產成本較高及差率較低的問題。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種半導體結構及其制備方法，用于解決現有技術中的上述問題。

為實現上述目的及其他相關目的，本發明提供一種半導體結構的制備方法，所述半導體結構的制備方法包括如下步驟：

形成材料層，所述材料層包括依次連接的第一區域、第二區域及第三區域；及

基于同一光罩及同一刻蝕工藝于所述材料層內形成一個或多個第一接觸孔、一個或多個第二接觸孔及一個或多個第三接觸孔；所述第一接觸孔位于所述第一區域內，所述第二接觸孔位于所述第二區域內，所述第三接觸孔位于所述第三區域內；所述第二接觸孔的深度大于所述第一接觸孔的深度且小于所述第三接觸孔的深度，所述第二接觸孔的孔徑大于所述第一接觸孔的孔徑及所述第三接觸孔的孔徑。

可選地，所述光罩具有分別對應于所述第一區域、所述第二區域及所述第三區域的第一透光區域、第二透光區域及第三透光區域，所述第二透光區域內的圖形尺寸大于所述第一透光區域內的圖形尺寸及所述第三透光區域內的圖形尺寸。

可選地，所述第一接觸孔的孔徑與所述第三接觸孔的孔徑相同。

可選地，多個所述第一接觸孔的深度不盡相同，多個所述第二接觸孔的深度不盡相同，多個所述第三接觸孔的深度不盡相同。

可選地，形成所述材料層之前還包括如下步驟：

提供基底；及

于所述基底上形成疊層結構，所述疊層結構包括交替疊置的柵間介質層及柵極層；所述疊層結構的至少一邊緣呈階梯狀；