[發(fā)明專利]像素列讀出電路的信號輸出方法及裝置、可讀存儲介質(zhì)

有效

• 申請?zhí)枺?/td>: 202010049524.5
• 申請日: 2020-01-16
• 公開（公告）號: CN111225165B
• 公開（公告）日: 2022-02-22
• 發(fā)明（設(shè)計）人: 任張強(qiáng)
• 申請（專利權(quán)）人: 銳芯微電子股份有限公司
• 主分類號: H04N5/378
• 分類號: H04N5/378
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 李笑笑

1.一種像素列讀出電路的信號輸出方法，其特征在于，包括：

確定同時翻轉(zhuǎn)的像素列讀出電路，所述同時翻轉(zhuǎn)的像素列讀出電路被劃分為N組，N≥2；

向所述N組像素列讀出電路輸出控制信號，以使得每一組像素列讀出電路在其對應(yīng)采樣結(jié)束時間點(diǎn)輸出相應(yīng)的采樣信號；每一組像素列讀出電路存在一一對應(yīng)的基準(zhǔn)電壓；每一組像素列讀出電路對應(yīng)的基準(zhǔn)電壓各不相同；

所述向所述N組像素列讀出電路輸出控制信號，包括：向每一組像素列讀出電路輸出同一控制信號，使得每一組像素列讀出電路根據(jù)自身對應(yīng)的延遲時長，在延遲相應(yīng)時長后輸出相應(yīng)的采樣信號。

2.如權(quán)利要求1所述的像素列讀出電路的信號輸出方法，其特征在于，所述向所述N組像素列讀出電路輸出控制信號，包括：

向每一組像素列讀出電路輸出一一對應(yīng)的控制信號，所述控制信號攜帶有對應(yīng)像素列讀出電路的采樣結(jié)束時間點(diǎn)。

3.如權(quán)利要求1所述的像素列讀出電路的信號輸出方法，其特征在于，在確定同時翻轉(zhuǎn)的像素列讀出電路之后，還包括：

將所述同時翻轉(zhuǎn)的像素列讀出電路劃分為N組。

4.如權(quán)利要求1～3任一項(xiàng)所述的像素列讀出電路的信號輸出方法，其特征在于，N與所述同時翻轉(zhuǎn)的像素列讀出電路的個數(shù)正相關(guān)。

5.一種像素列讀出電路的信號輸出裝置，其特征在于，包括：

確定單元，用于確定同時翻轉(zhuǎn)的像素列讀出電路，所述同時翻轉(zhuǎn)的像素列讀出電路被劃分為N組，N≥2；

輸出單元，用于向所述N組像素列讀出電路輸出控制信號，以使得每一組像素列讀出電路在其對應(yīng)采樣結(jié)束時間點(diǎn)輸出相應(yīng)的采樣信號；每一組像素列讀出電路存在一一對應(yīng)的基準(zhǔn)電壓每一組像素列讀出電路對應(yīng)的基準(zhǔn)電壓各不相同；所述向所述N組像素列讀出電路輸出控制信號，包括：向每一組像素列讀出電路輸出同一控制信號，使得每一組像素列讀出電路根據(jù)自身對應(yīng)的延遲時長，在延遲相應(yīng)時長后輸出相應(yīng)的采樣信號。

6.如權(quán)利要求5所述的像素列讀出電路的信號輸出裝置，其特征在于，所述輸出單元，用于向每一組像素列讀出電路輸出一一對應(yīng)的控制信號，所述控制信號攜帶有對應(yīng)像素列讀出電路的采樣結(jié)束時間點(diǎn)。

7.如權(quán)利要求5所述的像素列讀出電路的信號輸出裝置，其特征在于，還包括：分組單元，用于在所述確定單元確定同時翻轉(zhuǎn)的像素列讀出電路之后，將所述同時翻轉(zhuǎn)的像素列讀出電路劃分為N組。

8.如權(quán)利要求5～7任一項(xiàng)所述的像素列讀出電路的信號輸出裝置，其特征在于，N與所述同時翻轉(zhuǎn)的像素列讀出電路的個數(shù)正相關(guān)。

9.一種計算機(jī)可讀存儲介質(zhì)，所述計算機(jī)可讀存儲介質(zhì)為非易失性存儲介質(zhì)或非瞬態(tài)存儲介質(zhì)，其上存儲有計算機(jī)指令，其特征在于，所述計算機(jī)指令被處理器運(yùn)行時執(zhí)行權(quán)利要求1～4任一項(xiàng)所述的像素列讀出電路的信號輸出方法的步驟。

10.一種像素列讀出電路的信號輸出裝置，包括存儲器和處理器，所述存儲器上存儲有可在所述處理器上運(yùn)行的計算機(jī)指令，其特征在于，所述處理器運(yùn)行所述計算機(jī)指令時執(zhí)行權(quán)利要求1～4任一項(xiàng)所述的像素列讀出電路的信號輸出方法的步驟。