[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其制造方法

有效

• 申請?zhí)枺?/td>: 202010046710.3
• 申請日: 2020-01-16
• 公開（公告）號: CN112786527B
• 公開（公告）日: 2023-03-24
• 發(fā)明（設(shè)計）人: 金玄永;郭逃遠(yuǎn);徐康元
• 申請（專利權(quán)）人: 夏泰鑫半導(dǎo)體（青島）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 深圳市賽恩倍吉知識產(chǎn)權(quán)代理有限公司 44334
• 代理人: 彭輝劍;龔慧惠

公開了一種半導(dǎo)體結(jié)構(gòu)及其制造方法。該半導(dǎo)體結(jié)構(gòu)包括一互連結(jié)構(gòu)，該互連結(jié)構(gòu)包括：在基板上方彼此分開且鄰近地布置的多個導(dǎo)電特征；在所述多個導(dǎo)電特征之上和之間共形地形成的襯墊，以在相鄰的一對導(dǎo)電特征之間界定具有第一深度的溝槽，其中，水平覆蓋在所述導(dǎo)電特征的各個頂表面上的所述襯墊的厚度小于垂直覆蓋在所述導(dǎo)電特征的各個側(cè)壁上的所述襯墊的厚度；及在所述導(dǎo)電特征的頂表面上的襯墊上的介電層，其中，所述介電層密封所述溝槽，且在與所述溝槽相鄰的一對導(dǎo)電特征之間形成空隙。

技術(shù)領(lǐng)域

本公開涉及半導(dǎo)體裝置之制造，更具體地，本公開提供一種用于增強(qiáng)半導(dǎo)體器件電氣特性的互連結(jié)構(gòu)。

背景技術(shù)

隨著集成電路(IC)的發(fā)展，對更高的器件密度和操作速度的需求已成為本領(lǐng)域技術(shù)人員永無止境的追求。隨著互連結(jié)構(gòu)中特征密度的增加，不可避免地會產(chǎn)生寄生電容效果，并負(fù)面地影響器件性能。

多孔結(jié)構(gòu)的介電常數(shù)可以顯著低于常規(guī)介電材料。用相同厚度的低κ介電材料代替?zhèn)鹘y(tǒng)的二氧化硅可以顯著地降低寄生電容，從而實現(xiàn)更快的開關(guān)速度和更好的散熱。然而，若在器件中采用空隙，則會產(chǎn)生結(jié)構(gòu)完整性的問題。

發(fā)明內(nèi)容

根據(jù)一實施例，本公開的一個方面提供了一種方法，其包括：在基板上方的下部器件層上形成第一介電層；在所述第一介電層上形成第二介電層，所述第二介電層具有與所述第一介電層不同的蝕刻選擇性；圖案化所述第二介電層，以在其中形成多個暴露所述第一介電層的線性凹槽特征，所述多個線性凹槽特征具有以預(yù)定間隔彼此并排延伸的部分；在所述第二介電層中的線性凹槽特征的暴露表面上，大體上共形地設(shè)置具有與所述第二介電層不同蝕刻選擇性的第一襯墊；在所述多個線性凹槽特征中，通過選擇性地去除第一襯墊的水平覆蓋以暴露所述下部器件層且形成襯墊垂直覆蓋；將導(dǎo)電材料設(shè)置在所述多個線性凹槽特征的暴露區(qū)域中，以形成多條在相應(yīng)側(cè)壁表面具有所述第一襯墊的襯墊垂直覆蓋的導(dǎo)線；去除所述導(dǎo)線之間已圖案化的第二介電層，以在相鄰導(dǎo)線之間形成相應(yīng)的溝槽；在所述導(dǎo)線上共形地設(shè)置第二襯墊，以在其相應(yīng)側(cè)壁表面上增加襯墊垂直覆蓋的厚度；及執(zhí)行物理氣相沉積(PVD)工藝，以將介電材料設(shè)置在所述第二襯墊上，以密封所述溝槽并在相鄰導(dǎo)線之間形成空隙。

根據(jù)一實施例，本公開的另一方面提供了一種互連結(jié)構(gòu)，該互連結(jié)構(gòu)包括：多個分開且彼此相鄰布置在基板上的導(dǎo)電特征；共形地形成于所述多個導(dǎo)電特征上方和之間的襯墊，所述襯墊在相鄰成對的導(dǎo)電特征之間界定具有第一深度的溝槽，其中，所述導(dǎo)電特征的頂表面上相應(yīng)的水平覆蓋襯墊的厚度小于所述導(dǎo)電特征相應(yīng)側(cè)壁的垂直覆蓋襯墊的厚度；及所述導(dǎo)電特征頂表面上的襯墊上的介電層，其中，所述介電層密封相應(yīng)的所述溝槽并在相鄰成對的導(dǎo)電特征之間形成空隙。

根據(jù)一實施例，本公開的另一方面提供了一種互連結(jié)構(gòu)，該互連結(jié)構(gòu)包括：基板上方的多個導(dǎo)線，所述多個導(dǎo)線具有以預(yù)定間隔彼此并排延伸的部分；共形地形成于所述多個導(dǎo)線上方和之間的介電質(zhì)襯墊，所述介電質(zhì)襯墊在相鄰成對的導(dǎo)線之間界定具有第一深度的溝槽，其中，所述導(dǎo)線的頂表面上相應(yīng)的水平覆蓋的介電質(zhì)襯墊的厚度小于所述導(dǎo)線相應(yīng)側(cè)壁的垂直覆蓋的介電質(zhì)襯墊的厚度；所述導(dǎo)線頂表面上的介電質(zhì)襯墊上的介電層，其中，所述介電層形成延伸進(jìn)入所述溝槽且密封相應(yīng)溝槽的拱形結(jié)構(gòu)，并界定在相鄰成對的導(dǎo)線之間的空氣通道。

附圖說明

為可仔細(xì)理解本案以上記載之特征，參照實施態(tài)樣可提供簡述如上之本案的更特定描述，一些實施態(tài)樣系說明于隨附圖式中。然而，要注意的是，隨附圖式僅說明本案的典型實施態(tài)樣并且因此不被視為限制本案的范圍，因為本案可承認(rèn)其他等效實施態(tài)樣。

圖1示出了根據(jù)本公開的一些實施例的半導(dǎo)體器件的區(qū)域截面圖；

圖2示出了根據(jù)本公開的一些實施例的互連結(jié)構(gòu)的示意性區(qū)域截面圖；

圖3-13示出了根據(jù)本公開的一些實施例的在制造過程的各個階段期間的中間結(jié)構(gòu)；

圖14-15示意性地示出了根據(jù)本公開的一些實施例的互連結(jié)構(gòu)的區(qū)域放大截面圖；及