[發明專利]數據采樣電路、數據采樣裝置

在審

• 申請號: 202010037846.8
• 申請日: 2020-01-14
• 公開（公告）號: CN113129987A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 胡劍飛
• 申請（專利權）人: 長鑫存儲技術（上海）有限公司
• 主分類號: G11C27/02
• 分類號: G11C27/02;H03K17/687
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 王輝;闞梓瑄

本公開涉及存儲技術領域，提出一種數據采樣電路、數據采樣裝置，該采樣電路包括：第一采樣模塊，用于響應于數據信號端以及參考信號端的信號并作用于第一節點以及第二節點；第二采樣模塊，用于響應于第一節點以及第二節點的信號并作用于第三節點以及第四節點；鎖存模塊，用于根據第三節點、第四節點的信號，向第一輸出端輸入高電平信號、向第二輸出端輸入低電平信號，或者向第一輸出端輸入低電平信號、向第二輸出端輸入高電平信號；判決反饋均衡模塊，并聯于第二采樣模塊，用于減小碼間干擾。本公開提供的數據采樣電路能夠減小碼間干擾，且功耗較低。

技術領域

本發明涉及存儲技術領域，尤其涉及一種數據采樣電路、數據采樣裝置。

背景技術

在LPDDR(Low Power Double Data Rate，低功耗內存)中，隨著信號傳輸速率越來越快，信道損耗對信號質量的影響越來越大，從而會導致碼間干擾。

相關技術中，通常在接收端(RX)利用均衡電路(Equalizer)對信道進行補償，均衡電路可以選擇CTLE(Continuous Time Linear Equalizer，連續線性均衡電路)或DFE(Decision Feedback Equalizer，判斷反饋均衡電路)。

然而，單獨設置均衡電路會增加LPDDR的功耗，從而使得LPDDR不能達到低功耗的要求。

需要說明的是，在上述背景技術部分發明的信息僅用于加強對本發明的背景的理解，因此可以包括不構成對本領域普通技術人員已知的現有技術的信息。

發明內容

本發明的目的在于提供一種數據采樣電路、數據采樣裝置，該數據采樣電路能夠減小碼間干擾的前提下降低存儲裝置的功耗。

本發明的其他特性和優點將通過下面的詳細描述變得顯然，或部分地通過本發明的實踐而習得。

根據本公開的一方面，提供一種數據采樣電路，該數據采樣電路包括：第一采樣模塊、第二采樣模塊、鎖存模塊、判決反饋均衡模塊。第一采樣模塊連接數據信號端、參考信號端，第一節點、第二節點，用于響應于所述數據信號端以及所述參考信號端的信號并作用于所述第一節點以及所述第二節點；第二采樣模塊連接所述第一節點、第二節點、第三節點、第四節點，用于響應于所述第一節點以及所述第二節點的信號并作用于第三節點以及第四節點；鎖存模塊連接所述第三節點、所述第四節點、第一輸出端、第二輸出端，用于根據所述第三節點、第四節點的信號，向所述第一輸出端輸入高電平信號、向所述第二輸出端輸入低電平信號，或者向所述第一輸出端輸入低電平信號、向所述第二輸出端輸入高電平信號；判決反饋均衡模塊并聯于所述第二采樣模塊，用于減小碼間干擾。

本發明的一種示例性實施例中，所述采樣電路還包括失調補償模塊，失調補償模塊并聯于所述第二采樣模塊，用于補償所述第二采樣模塊的失調電壓。

本發明的一種示例性實施例中，所述第一采樣模塊還連接第一時鐘信號端，用于響應于所述第一時鐘信號端的信號以開啟采樣動作；所述數據采樣電路還包括復位模塊，復位模塊連接第一時鐘信號端、第二時鐘信號端、第一節點、第二節點、第三節點、第四節點，第一輸出端以及第二輸出端，用于響應所述第一時鐘信號端的信號對所述第一節點和第二節點進行復位，以及響應所述第二時鐘信號端的信號對所述第三節點、第四節點，第一輸出端、以及第二輸出端進行復位。

本發明的一種示例性實施例中，所述第一采樣模塊包括：第一P型晶體管、第二P型晶體管、第三P型晶體管，第一P型晶體管的第一端與高電平信號端連接，控制端與所述第一時鐘信號端連接，第二端連接第五節點；第二P型晶體管的第一端與所述第一P型晶體管的第二端連接，控制端與數據信號端連接，第二端與所述第二節點連接；第三P型晶體管的第一端與所述第一P型晶體管的第二端連接，控制端與所述參考信號端連接，第二端與所述第一節點連接。