[發(fā)明專利]一種具有雙數(shù)據(jù)通道的EtherCAT主站系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202010037631.6
• 申請日: 2020-01-14
• 公開（公告）號: CN111123806A
• 公開（公告）日: 2020-05-08
• 發(fā)明（設(shè)計）人: 馬平;蘇攀杰;劉勝旺;葉永盛;鄧騰飛
• 申請（專利權(quán)）人: 廣東工業(yè)大學
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 廣東廣信君達律師事務所 44329
• 代理人: 李慶偉

本申請公開了一種具有雙數(shù)據(jù)通道的EtherCAT主站系統(tǒng)，包括微處理器、隨機存取單元、FPGA模塊和以太網(wǎng)物理層模塊，并通過以太網(wǎng)物理層模塊連接一組伺服從站；通過隨機存取單元配合微處理器對EtherCAT主站協(xié)議棧進行運行和維護；過程數(shù)據(jù)驅(qū)動模塊以駐留在FPGA存儲模塊中的過程數(shù)據(jù)鏡像為數(shù)據(jù)源，使用實時數(shù)據(jù)通道實現(xiàn)主站的周期性通信；微處理器無需取走過程數(shù)據(jù)鏡像，而是通過地址映射通信總線進行字節(jié)訪問。本申請利用硬件優(yōu)化了數(shù)據(jù)傳輸路徑，降低了周期性通信的延遲和抖動，可實現(xiàn)較短的主站周期，適用于數(shù)控機床高速插補運動控制。

技術(shù)領(lǐng)域

本申請涉及工業(yè)以太網(wǎng)現(xiàn)場通信領(lǐng)域，具體涉及一種適用于工業(yè)自動化高速通信的EtherCAT主站系統(tǒng)。

背景技術(shù)

倍福公司起初推廣EtherCAT協(xié)議，其主要優(yōu)勢之一是可以采用處理器加外擴網(wǎng)卡的通用體系架構(gòu)來實現(xiàn)主站功能，EtherCAT協(xié)議的數(shù)據(jù)鏈路層和應用層均由軟件實現(xiàn)。針對通用網(wǎng)卡單緩存的操作效率不高、系統(tǒng)軟中斷實時性不強等問題，EtherCAT協(xié)議使用從站分布時鐘機制來彌補主站實時性上的的不足，可以達到納秒級的多軸同步精度。該方案實施簡便、成本低廉、可移植性好，能滿足大部分應用場景(通信周期為500μs以上)的性能要求。

由于上述方案并不能滿足一些對主站實時性要求高的應用場合，有不少專利針對EtherCAT主站的實時性提出多種改進方案。

專利文獻CN201510107162.X公開了一種基于FPGA的EtherCAT主站裝置，其主站采用FPGA來實現(xiàn)EtherCAT協(xié)議數(shù)據(jù)鏈路層功能。該主站的應用層程序和EtherCAT協(xié)議驅(qū)動模塊均同步于FPGA產(chǎn)生的等時中斷。該方案利用FPGA協(xié)議驅(qū)動模塊來分擔處理器的EtherCAT報文處理任務，提高了EtherCAT數(shù)據(jù)鏈路層的效率。在報文的調(diào)度策略上，在每一個中斷周期，周期性報文和非周期性報文各發(fā)送一幀，周期性報文優(yōu)先發(fā)送。

專利文獻CN201510870564.5公開了一種基于ARM的嵌入式EtherCAT主站構(gòu)建方法，該方案使用ARM來分擔數(shù)控系統(tǒng)CPU在EtherCAT主站上的分布時鐘、狀態(tài)機以及幀運算等程序任務，CPU與ARM通過FPGA內(nèi)存來實現(xiàn)指令與數(shù)據(jù)的交互，從而達到減輕主機運算任務、提升運行速度的目的。

專利文獻CN201511031363.2公開了一種EtherCAT通信系統(tǒng)主站及通信方法，該方案使用FPGA來實現(xiàn)EtherCAT協(xié)議數(shù)據(jù)鏈路層功能。CPU應用程序向FPGA收發(fā)單元發(fā)送指令和數(shù)據(jù)，F(xiàn)PGA收發(fā)單元實現(xiàn)報文的處理；周期性報文的發(fā)起時刻由FPGA分布時鐘單元控制，克服了軟中斷帶來的不穩(wěn)定性。

現(xiàn)有的解決方案主要集中在利用額外的協(xié)處理單元來替代主機處理器去完成EtherCAT協(xié)議數(shù)據(jù)鏈路層的工作，從而提高報文的處理效率。利用FPGA的并行處理和硬件實現(xiàn)特性來實現(xiàn)EtherCAT報文的組裝和解析，可以在一定程度上起到加速的作用，而數(shù)據(jù)流的路徑規(guī)劃同樣是影響主站實時性的主要因素之一，在現(xiàn)有方案中依然存在數(shù)據(jù)反復遷移的現(xiàn)象。再者，EtherCAT主站的實時性主要由周期性過程數(shù)據(jù)通信決定，通信協(xié)議無差別地使用硬件實現(xiàn)，不僅造成資源浪費，而且會喪失靈活性。

發(fā)明內(nèi)容

本申請的目的是提供一種具有雙數(shù)據(jù)通道的EtherCAT主站系統(tǒng)，在保留傳統(tǒng)EtherCAT主站原有的標準數(shù)據(jù)通道的情況下，開辟旁路實時數(shù)據(jù)通道并用于周期性過程數(shù)據(jù)通信，進一步縮短通信棧軟件的處理時間，實現(xiàn)高頻率、低抖動的過程數(shù)據(jù)等時同步傳輸、以及快速的時鐘同步運動控制。

為了實現(xiàn)上述任務，本申請采用以下技術(shù)方案：

一種具有雙數(shù)據(jù)通道的EtherCAT主站系統(tǒng)，包括微處理器、隨機存取單元、FPGA模塊和以太網(wǎng)物理層模塊，并通過以太網(wǎng)物理層模塊連接一組伺服從站；通過隨機存取單元配合微處理器對EtherCAT主站協(xié)議棧進行運行和維護；