[發明專利]一種低溫度系數CMOS基準電壓源

在審

• 申請號: 202010036532.6
• 申請日: 2020-01-14
• 公開（公告）號: CN111077933A
• 公開（公告）日: 2020-04-28
• 發明（設計）人: 薛冬英;薛樂平
• 申請（專利權）人: 阿母芯微電子技術（中山）有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 濮陽華凱知識產權代理事務所(普通合伙) 41136
• 代理人: 王傳明

1.一種低溫度系數的CMOS基準電壓源，其特征在于：包括啟動電路、基于V_BE的基準電壓產生電路、輸出電路、基于V_GS的基準電壓產生電路依次連接；其中，啟動電路與基準源電流鏡電路連接，用于電源上電時提供啟動電流，使基準電壓源脫離簡并點；基于V_BE的基準電壓產生電路產生基于三極管基級-發射極電壓的一階基準電壓；基于V_GS的基準電壓產生電路產生基于晶體管柵源電壓的一階基準電壓；輸出電路將雙基準電壓加權互補，并最終輸出基準電壓。

2.根據權利要求1所述的一種低溫度系數的CMOS基準電壓源，其特征在于：啟動電路由MOS管M21-MOS管M24組成；M21的源極與電源VDD連接，柵極與M24的漏極連接，并作為啟動電路的輸出端與基于V_GS的基準源電路的輸入端連接；M22的源極與M23的漏極連接，M22的柵極和漏極共接后與M24的柵極和M23的漏極連接；M23和M24的源極與地GND連接，M24的柵極與輸出基準電壓V_REF連接。

3.根據權利要求1所述的一種低溫度系數的CMOS基準電壓源，其特征在于：基于V_BE的基準電壓產生電路由MOS管M1-M6、三極管Q1-Q3、運放OP、電阻R1和電阻R2組成；M2、M4、M6的源極與電源VDD連接，M2、M4、M6的柵極與運放OP的輸出端連接，Q1、Q2、Q3的基級和集電極與地連接；M2的漏極與M1的源極連接，M4的漏極與M3的源極連接，M6的漏極與M5的源極連接；M1、M3、M5的柵極與M1的漏極、OP的正向輸入端、電阻R1的上端連接；M3的漏極與OP的反向輸入端和三極管Q2的發射極連接；M5的漏極與電阻R2的上端連接；電阻R1的下端與三極管Q1的發射極連接；M5的漏極與電阻R2的上端連接，并作為基于V_BE的基準源電路的輸出端與輸出電路的輸入端連接；電阻R2的下端與三極管Q3的發射極連接。

4.根據權利要求1所述的一種低溫度系數的CMOS基準電壓源，其特征在于：輸出電路由電阻R5和電阻R6組成；電阻R5的左端作為輸出電路的輸入端與V_BE的基準源電路的輸出端；電阻R6的右端作為輸出電路的輸入端與V_GS的基準源電路的輸出端連接；電阻R5的右端和電阻R6左端連接，并作為整個基準源的輸出端口。

5.根據權利要求1所述的一種低溫度系數的CMOS基準電壓源，其特征在于：基于V_GS的基準電壓產生電路由MOS管M7-M20、電阻R3以及電阻R4組成；M9、M13、M14、M20的源極與電源VDD連接，M7、M10、M17、M18的源極與地連接；M9、M13、M14的柵極與M13的漏極和M12的源極連接，M20的柵極與漏極共接，并與M19的源極連接；M9的漏極與M8的源極連接，M14的漏極與M15的源極連接；M8、M12、M15的柵極與M12的漏極和M11的源極連接，M19的柵極與漏極共接；M8的漏極與電阻R3的上端連接，并作為基于V_GS的基準源電路的輸出端口與輸出電路的輸入端連接；M15的漏極、M16的漏極和柵極以及M11的柵極連接；M11的源極與電阻R4的的上端連接，M16的源極與M17的漏極連接；電阻R3的下端與M7的漏端連接，電阻R4的下端與M10的漏端連接；M7、M10、M17、M18的柵極、M18的漏極和M19的漏極連接。