[發明專利]極化碼的路徑合并方法、裝置以及譯碼裝置有效
| 申請號: | 202010036108.1 | 申請日: | 2015-05-31 |
| 公開(公告)號: | CN111162798B | 公開(公告)日: | 2023-07-28 |
| 發明(設計)人: | 李斌;沈暉;陳凱 | 申請(專利權)人: | 華為技術有限公司 |
| 主分類號: | H03M13/13 | 分類號: | H03M13/13;H04B1/10;H04B1/16 |
| 代理公司: | 廣州三環專利商標代理有限公司 44202 | 代理人: | 易浩球 |
| 地址: | 518129 廣東*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 極化 路徑 合并 方法 裝置 以及 譯碼 | ||
1.一種極化Polar碼譯碼的路徑合并方法,所述Polar碼的碼長為N,其特征在于,所述方法包括:
獲取對所述Polar碼前M個比特進行譯碼所確定的譯碼前的L條幸存路徑;
對所述Polar碼第M+1至第M+k個比特進行譯碼,獲取2k×L條擴展路徑,所述第M+1至第M+k個比特中包括w個低可靠度的比特和k-w個高可靠度的比特;
根據所述Polar碼第M+1至第M+k個比特的可靠度,從所述2k×L條擴展路徑確定2w×L條擴展路徑;
從所述2w×L條擴展路徑中確定譯碼后的L條幸存路徑,并根據所述譯碼后的L條幸存路徑,得到Polar碼譯碼結果;
其中,所述N為2的正整數次冪,k為大于或等于2的正整數,M為k的正整數倍,L為正整數,w為大于或等于0,且小于k的整數。
2.根據權利要求1所述的方法,其特征在于,從所述2w×L條擴展路徑中確定所述譯碼后的L條幸存路徑,包括:
從所述2w×L條擴展路徑中確定概率最大的L條路徑為所述譯碼后的L條幸存路徑。
3.根據權利要求1所述的方法,其特征在于,所述方法還包括:
分別根據所述譯碼前的L條幸存路徑中的每一條幸存路徑,確定1條譯碼后的幸存路徑,方法如下:
對所述Polar碼第M+1至第M+k個比特進行譯碼,獲取2k條擴展路徑;
根據所述Polar碼第M+1至第M+k個比特的可靠度,從所述2k條擴展路徑確定2w條擴展路徑;
從所述2w條擴展路徑中確定1條幸存路徑。
4.根據權利要求1-3任一項所述的方法,其特征在于,所述高可靠度比特為可靠度高于閾值的比特,所述低可靠度比特為可靠度低于所述閾值的比特,所述閾值根據如下方法確定:
所述閾值為所述Polar碼包括的N個比特的可靠度的平均數;或,
所述閾值為所述Polar碼包括的N個比特的可靠度的中位數。
5.根據權利要求2或3任一項所述的方法,其特征在于,所述高可靠度比特為可靠度降序排列為位于第1至P的比特,其中P為小于N的正整數。
6.一種極化Polar碼譯碼的路徑合并裝置,所述Polar碼的碼長為N,其特征在于,所述裝置包括處理器:
所述處理器,用于獲取對所述Polar碼前M個比特進行譯碼所確定的譯碼前的L條幸存路徑;
所述處理器,還用于對所述Polar碼第M+1至第M+k個比特進行譯碼,獲取2k×L條擴展路徑,所述第M+1至第M+k個比特中包括w個低可靠度的比特和k-w個高可靠度的比特;
所述處理器,還用于根據所述Polar碼第M+1至第M+k個比特的可靠度,從所述2k×L條擴展路徑確定2w×L條擴展路徑;
所述處理器,還用于從所述2w×L條擴展路徑中確定譯碼后的L條幸存路徑,并根據所述譯碼后的L條幸存路徑,得到Polar碼譯碼結果;
其中,所述N為2的正整數次冪,k為大于或等于2的正整數,M為k的正整數倍,L為正整數,w為大于或等于0,且小于k的整數。
7.根據權利要求6所述的裝置,其特征在于,所述處理器用于:
從所述2w×L條擴展路徑中確定概率最大的L條路徑為所述譯碼后的L條幸存路徑。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于華為技術有限公司,未經華為技術有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010036108.1/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





