[發明專利]一種基于FPGA的多算法安全加密認證系統及認證方法

在審

• 申請號: 202010032200.0
• 申請日: 2020-01-13
• 公開（公告）號: CN111259416A
• 公開（公告）日: 2020-06-09
• 發明（設計）人: 段威;宋敏;萬美琳;顧豪爽
• 申請（專利權）人: 湖北大學
• 主分類號: G06F21/60
• 分類號: G06F21/60;G06F21/72
• 代理公司: 北京金智普華知識產權代理有限公司 11401
• 代理人: 楊采良

1.一種基于FPGA的多算法安全加密認證系統，其特征在于，所述基于FPGA的多算法安全加密認證系統包括：

FPGA端，與傳輸模塊連接，進行串口通信，并通過串口接收單元、串口發送單元、串口輸入控制單元、串口輸出控制單元、算法控制單元、加密算法IP單元和RO PUF單元進行加密認證；

傳輸模塊，與FPGA端、主機端連接，通過串口傳輸指令及數據；

主機端，與傳輸模塊連接，通過內部包含AES、RC5、Keccak、SHA256加密算法、CRC16數據校驗算法，隨機數產生函數以及認證程序，進行加密認證芯片的配置以及驗證。

2.如權利要求1基于FPGA的多算法安全加密認證系統，其特征在于，所述RO PUF單元還用于進行初始化，讀取Xilinx FPGA芯片中的DNA碼，并將讀取的DNA碼后32位作為加密認證芯片的ID；同時環形振蕩器起振，通過計數器和比較器獲得芯片的PUF值。

3.如權利要求1基于FPGA的多算法安全加密認證系統，其特征在于，所述傳輸模塊直接使用線材連接，或使用串口藍牙、RFID無線傳輸設備進行輸指令及數據。

4.如權利要求1基于FPGA的多算法安全加密認證系統，其特征在于，主機端為嵌入式微處理器，或使用PC通用計算機，用于從機端配置以及認證，加載相應的程序。

5.一種應用于權利要求1～4任意一項所述基于FPGA的多算法安全加密認證系統的基于FPGA的多算法安全加密認證方法，其特征在于，所述基于FPGA的多算法安全加密認證方法包括：

步驟一，主機端讀取從機芯片ID號，并通過映射表得到對應的PUF值；

步驟二，主機端確定認證算法，并隨機產生256位寬的隨機數或由使用者自定義的數據作為明文，將指令、算法選擇、明文以及CRC校驗碼通過串口傳輸模塊發送至從機即加密認證芯片；加密認證芯片即從機接收到數據后，先進行CRC校驗，數據無誤則進行指令解析，得到加密方式以及明文數據，否則傳回錯誤報告給主機端；

步驟三，FPGA端按相應的算法，利用明文以及自身PUF值調用相應算法IP加密計算產生密文C’，并將其加上數據類型描述以及CRC校驗碼通過串口傳輸模塊傳回主機端；

步驟四，主機端按照明文、算法選擇以及該芯片ID對應的PUF值重新做一遍加密運算得到密文C；

步驟五，主機端對比密文C與C’，若相同則認證通過，否則認證失敗。

6.如權利要求1所述的基于FPGA的多算法安全加密認證方法，其特征在于，步驟一中，所述主機端讀取芯片ID號，通過映射表得到對應的PUF值包括：

加密認證芯片包含出廠以及認證兩種工作模式；

加密認證芯片處于出廠模式下時，芯片PUF值可讀；利用主機發送CHIP-ID讀取指令，獲取芯片ID，再發送讀取PUF寄存器指令，獲取該芯片PUF值，將ID與PUF作為一個映射表存儲在本機或云服務器中；主機發送芯片模式切換指令燒寫OTP標志位的值，芯片PUF值永久性變為不可讀狀態，芯片進入認證模式；

加密認證芯片處于認證模式下時，芯片PUF值不可讀；發送讀PUF寄存器指令返回0值；主機通過發送讀CHIP-ID指令獲取芯片ID，由存儲的映射表得到芯片PUF的值；

步驟二中，主機端確定多種不同的加密算法進行認證；所述加密算法包括AES加密算法、RC5對稱加密算法、Keccak算法以及SHA-256算法。

7.一種存儲在計算機可讀介質上的計算機程序產品，包括計算機可讀程序，供于電子裝置上執行時，提供用戶輸入接口以實施如權利要求4-6任意一項基于FPGA的多算法安全加密認證方法。

8.一種計算機可讀存儲介質，儲存有指令，當所述指令在計算機上運行時，使得計算機執行權利要求5-6任意一項基于FPGA的多算法安全加密認證方法。

9.一種執行權利要求5-6任意一項基于FPGA的多算法安全加密認證方法的加密認證芯片。

10.一種執行權利要求5-6任意一項基于FPGA的多算法安全加密認證方法的知識產權保護或物聯網系統安全領域的硬件設備。