[發(fā)明專利]接收器、接收電路、半導體裝置和半導體系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202010032048.6
• 申請日: 2020-01-13
• 公開（公告）號: CN112118000A
• 公開（公告）日: 2020-12-22
• 發(fā)明（設計）人: 黃奎棟
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 許偉群;周曉雨

1.一種接收器，包括：

第一使能電路，其被配置為將接收第一電源電壓的節(jié)點與第一公共節(jié)點彼此耦接；

輸入電路，其耦接在所述第一公共節(jié)點與第一輸出節(jié)點和第二輸出節(jié)點之間，被配置為基于輸入信號來改變所述第一輸出節(jié)點的電壓電平，并且基于參考電壓來改變所述第二輸出節(jié)點的電壓電平；

電流電路，其被配置為允許相同量的電流流過所述第一輸出節(jié)點和所述第二輸出節(jié)點；和

補償電路，其被配置為通過第二公共節(jié)點接收所述第一電源電壓，被配置為基于所述輸入信號將所述第二公共節(jié)點耦接到所述第二輸出節(jié)點，并被配置為基于所述參考電壓將所述第二公共節(jié)點耦接到所述第一輸出節(jié)點。

2.根據(jù)權利要求1所述的接收器，其中，所述第一使能電路包括：

電阻元件，其在一端被耦接到接收所述第一電源電壓的節(jié)點；和

第一使能晶體管，其耦接在所述電阻元件的另一端與所述第一公共節(jié)點之間，被配置為在其柵極處接收使能信號。

3.根據(jù)權利要求1所述的接收器，其中，所述輸入電路包括：

第一輸入晶體管，其耦接在所述第一公共節(jié)點與所述第一輸出節(jié)點之間，被配置為在其柵極處接收所述輸入信號；和

第二輸入晶體管，其耦接在所述第一公共節(jié)點與所述第二輸出節(jié)點之間，被配置為在其柵極處接收所述參考電壓。

4.根據(jù)權利要求1所述的接收器，其中，所述電流電路包括：

第一電流晶體管，其耦接在所述第一輸出節(jié)點與被提供第二電源電壓的節(jié)點之間，并在其柵極處耦接到所述第二輸出節(jié)點；和

第二電流晶體管，其耦接在所述第二輸出節(jié)點與接收所述第二電源電壓的節(jié)點之間，并在其柵極處耦接到所述第二輸出節(jié)點。

5.根據(jù)權利要求1所述的接收器，其中，所述補償電路在所述輸入信號具有邏輯高電平時上拉驅動所述第二輸出節(jié)點，并且在所述輸入信號具有邏輯低電平時上拉驅動所述第一輸出節(jié)點。

6.根據(jù)權利要求1所述的接收器，其中，所述補償電路包括：

第一補償晶體管，其耦接在所述第二公共節(jié)點與所述第一輸出節(jié)點之間，被配置為在其柵極處接收所述參考電壓；和

第二補償晶體管，其耦接在所述第二公共節(jié)點與所述第二輸出節(jié)點之間，被配置為在其柵極處接收所述輸入信號。

7.根據(jù)權利要求2所述的接收器，還包括第二使能電路，

其中，所述第二使能電路包括第二使能晶體管，所述第二使能晶體管耦接在接收所述第一電源電壓的節(jié)點與所述第二公共節(jié)點之間，并被配置為在其柵極處接收所述使能信號。

8.一種接收器，包括：

第一輸入晶體管，其被配置為接收輸入信號，并且被配置為改變第一輸出節(jié)點的電壓電平；

第二輸入晶體管，其被配置為接收參考電壓，并且被配置為改變第二輸出節(jié)點的電壓電平；

電阻元件，其被配置為將接收第一電源電壓的節(jié)點與所述第一輸入晶體管和所述第二輸入晶體管彼此耦接；

電流電路，其被配置為向所述第一輸出節(jié)點和所述第二輸出節(jié)點提供第二電源電壓；

第一補償晶體管，其被配置為基于所述參考電壓來改變所述第一輸出節(jié)點的電壓電平；和

第二補償晶體管，其被配置為基于所述輸入信號來改變所述第二輸出節(jié)點的電壓電平。

9.根據(jù)權利要求8所述的接收器，其中，所述第一輸入晶體管和所述第二輸入晶體管的類型與所述第一補償晶體管和所述第二補償晶體管的類型在結構上彼此鏡像。

10.根據(jù)權利要求8所述的接收器，其中，所述第一補償晶體管和所述第二補償晶體管具有小于所述第一輸入晶體管和所述第二輸入晶體管的尺寸。

11.根據(jù)權利要求8所述的接收器，其中，當所述輸入信號具有邏輯高電平時，參考所述第一輸出節(jié)點的電壓電平所述第二輸入晶體管升高所述第二輸出節(jié)點的電壓電平，并且所述第二補償晶體管額外地升高所述第二輸出節(jié)點的電壓電平。