[發明專利]使用梳狀路由結構以減少金屬線裝載的存儲器件

有效

• 申請號: 202010030355.0
• 申請日: 2018-09-10
• 公開（公告）號: CN111211133B
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 霍宗亮;劉峻;夏志良;肖莉紅
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11578
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 林錦輝;劉景峰

一種存儲器件包括第一半導體結構和第二半導體結構。所述第一半導體結構包括第一襯底以及所述第一襯底上的一個或多個外圍器件。所述第二半導體結構包括與多個豎直結構中的第一組電耦合的第一組導電線以及與所述多個豎直結構中的第二組電耦合的第二組導電線，所述多個豎直結構中的第二組不同于所述多個豎直結構中的第一組。所述第一組導電線與所述多個豎直結構的一端豎直隔開一定距離，并且所述第二組導電線與所述多個豎直結構的相對端豎直隔開一定距離。

背景技術

本公開的實施例涉及三維(3D)存儲器件及其制作方法。

閃速存儲器件已經經歷了快速發展。閃速存儲器件可以在沒有電力的情況下對數據進行相當長時間的存儲(即，它們具有非易失性存儲器的形式)，并且具有諸如高集成度、快速存取、易于擦除和重寫的優點。為了進一步提高閃速存儲器件的位密度并降低其成本，已經開發出了三維NAND閃速存儲器件。

三維NAND閃速存儲器件包括布置在襯底之上的字線的堆疊層，其中，多個半導體溝道通過字線并且與字線相交，進入p型和/或n型注入襯底。底部/下柵電極起著底部/下選擇柵(BSG)的作用。頂部/上柵電極起著頂部/上選擇柵(TSG)的作用。后道工序(BEOL)金屬起著位線(BL)的作用。頂部/上選擇柵電極和底部/下柵電極之間的字線/柵電極起著字線(WL)的作用。字線與半導體溝道的交叉形成了存儲單元。WL和BL通常相互垂直(例如，沿X方向和Y方向)布置，并且TSG沿垂直于WL和BL兩者的方向(例如，沿Z方向)布置。

發明內容

文中公開了三維存儲器件架構及其制作方法的實施例。所公開的結構和方法提供了用于各種金屬線(例如，位線)的交錯制作，以降低同一平面上的金屬線的密度。降低金屬線密度帶來線之間的降低的串擾以及更快的編程速度。

在一些實施例中，一種存儲器件包括第一半導體結構和第二半導體結構。所述第一半導體結構包括第一襯底以及處于所述第一襯底上的一個或多個外圍器件。所述第一半導體結構還包括具有第一導體層的一個或多個互連層。所述第二半導體結構包括第二襯底以及設置在所述第二襯底的第一表面上方的具有交替的導體和絕緣體層的堆疊層。所述第二半導體結構還包括通過所述堆疊層豎直延伸的多個結構。所述第二半導體結構還包括與所述多個結構中的第一組電耦合的第一組導電線以及與所述多個結構中的不同于所述第一組的第二組電耦合的第二組導電線。所述第一組導電線與所述多個結構的一端豎直隔開一定距離，并且所述第二組導電線與所述多個結構的相對端豎直隔開一定距離。

在一些實施例中，一種存儲器件包括襯底以及設置在所述襯底的第一表面上方的具有交替的導體和絕緣體層的堆疊層。所述存儲器件還包括通過所述堆疊層豎直延伸的多個結構。所述存儲器件還包括與所述多個結構中的第一組電耦合的第一組導電線以及與所述多個結構中的不同于所述第一組的第二組電耦合的第二組導電線。所述第一組導電線與所述多個結構的一端豎直隔開一定距離，并且所述第二組導電線與所述多個結構的相對端豎直隔開一定距離。所述存儲器件還包括具有處于所述存儲器件的頂表面處的第一導體層的一個或多個互連層、以及處于所述存儲器件的所述頂表面處的鍵合表面。另一半導體器件被配置為在所述鍵合界面處與所述存儲器件鍵合。

在一些實施例中，所述第二半導體結構進一步包括一個或多個第二互連層，所述一個或多個第二互連層包括第二導體層。

在一些實施例中，所述存儲器件進一步包括處于所述第一半導體結構和所述第二半導體結構之間的鍵合界面，其中，所述第一導體層在所述鍵合界面處接觸所述第二導體層。

在一些實施例中，所述多個結構包括一個或多個NAND存儲器串。

在一些實施例中，所述一個或多個NAND存儲器串均包括圍繞芯絕緣材料的多個層，其中，所述多個層包括阻擋層、存儲層、隧道層和溝道層。

在一些實施例中，所述導電材料包括摻雜多晶硅。

在一些實施例中，所述多個結構包括一個或多個導電觸點。