[發(fā)明專利]使用混合存儲(chǔ)器立方體鏈路的互連系統(tǒng)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010026526.2
• 申請(qǐng)日: 2015-05-01
• 公開(kāi)（公告）號(hào): CN111190553B
• 公開(kāi)（公告）日: 2023-05-30
• 發(fā)明（設(shè)計(jì)）人: 約翰·D·萊德?tīng)?/a>
• 申請(qǐng)（專利權(quán)）人: 美光科技公司
• 主分類號(hào): G06F3/06
• 分類號(hào): G06F3/06
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 王龍

本申請(qǐng)涉及使用混合存儲(chǔ)器立方體鏈路的互連系統(tǒng)及方法，其中系統(tǒng)單芯片SoC裝置包含用于傳達(dá)本地存儲(chǔ)器包及系統(tǒng)互連包的兩個(gè)包化存儲(chǔ)器總線。在數(shù)據(jù)處理系統(tǒng)的原位配置中，兩個(gè)或兩個(gè)以上SoC與一或多個(gè)混合存儲(chǔ)器立方體HMC耦合。所述存儲(chǔ)器包實(shí)現(xiàn)與給定SoC的存儲(chǔ)器域中的本地HMC的通信。所述系統(tǒng)互連包實(shí)現(xiàn)SoC之間的通信及存儲(chǔ)器域之間的通信。在專用路由配置中，系統(tǒng)中的每一SoC具有其自身的存儲(chǔ)器域以尋址本地HMC，且具有單獨(dú)系統(tǒng)互連域以尋址HMC集線器、HMC存儲(chǔ)器裝置或連接于所述系統(tǒng)互連域中的其它SoC裝置。

分案申請(qǐng)的相關(guān)信息

本申請(qǐng)是申請(qǐng)日為2015年5月1日、申請(qǐng)?zhí)枮椤?01580030653.7”、發(fā)明名稱為“使用混合存儲(chǔ)器立方體鏈路的互連系統(tǒng)及方法”的發(fā)明專利申請(qǐng)的分案申請(qǐng)。

優(yōu)先權(quán)主張

本申請(qǐng)案主張2014年5月9日針對(duì)“使用混合存儲(chǔ)器立方體鏈路的互連系統(tǒng)及方法(INTERCONNECT?SYSTEMS?AND?METHODS?USING?HYBRID?MEMORY?CUBE?LINKS)”提出申請(qǐng)的序列號(hào)為14/273,867的美國(guó)專利申請(qǐng)案的申請(qǐng)日期的權(quán)益。

技術(shù)領(lǐng)域

本發(fā)明大體來(lái)說(shuō)涉及例如半導(dǎo)體存儲(chǔ)器裝置、處理裝置、存儲(chǔ)器系統(tǒng)及處理系統(tǒng)等裝置的互連及相關(guān)方法。更特定來(lái)說(shuō)，本發(fā)明涉及此些裝置及系統(tǒng)使用混合存儲(chǔ)器立方體鏈路的互連。

背景技術(shù)

存儲(chǔ)器裝置通常提供于許多數(shù)據(jù)處理系統(tǒng)中作為計(jì)算機(jī)或其它電子裝置中的半導(dǎo)體集成電路及/或外部可移除式裝置。存在許多不同類型的存儲(chǔ)器，包含隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、同步DRAM(SDRAM)、快閃存儲(chǔ)器及電阻可變存儲(chǔ)器，以及其它存儲(chǔ)器。

常規(guī)存儲(chǔ)器系統(tǒng)通常由安裝于稱作雙列直插(Dual?In-line)存儲(chǔ)器模塊(DIMM)的印刷電路板(PCB)上的例如DRAM等一或多個(gè)存儲(chǔ)器裝置組成。存儲(chǔ)器系統(tǒng)與存儲(chǔ)器控制子系統(tǒng)或中央處理單元(CPU)或微處理器通信。在一些配置中，存儲(chǔ)器控制器與處理器物理上包含于同一物理芯片中。在其它配置中，存儲(chǔ)器控制器可僅為包括存儲(chǔ)器控制器集線器的許多邏輯組件中的一者。存儲(chǔ)器控制器集線器通常支持通常使用不同類型的半導(dǎo)體存儲(chǔ)器或不同用途的完全單獨(dú)且相異存儲(chǔ)器地址空間。舉例來(lái)說(shuō)，存儲(chǔ)器控制器可支持將視頻DRAM用于圖形應(yīng)用程序、將快閃存儲(chǔ)器用于磁盤驅(qū)動(dòng)器加速及使用商品DRAM作為處理器的主要外部存儲(chǔ)器。

由存儲(chǔ)器協(xié)議、傳統(tǒng)存儲(chǔ)器子系統(tǒng)架構(gòu)、標(biāo)準(zhǔn)、處理器特定存儲(chǔ)器存取模型、最終用戶可配置性要求、功率約束強(qiáng)加的限制或那些限制的組合往往以一方式交互使得降低性能且導(dǎo)致非優(yōu)選存儲(chǔ)器子系統(tǒng)。最近，已提出存儲(chǔ)器控制集線器(MCH)來(lái)增強(qiáng)處理器與存儲(chǔ)器子系統(tǒng)之間的存儲(chǔ)器性能。然而，MCH主要經(jīng)定義為用于單個(gè)處理器的存儲(chǔ)器子系統(tǒng)。許多通用系統(tǒng)架構(gòu)包含多個(gè)處理器，每一處理器可能具有其自身的存儲(chǔ)器域。通常這些多個(gè)處理器需要在其之間通信。因此，已提出私用處理器通信總線以增強(qiáng)系統(tǒng)互連。

然而，當(dāng)代通用系統(tǒng)互連規(guī)范并不提供在其主要存儲(chǔ)器基于高帶寬裝置的系統(tǒng)中維持適當(dāng)平衡所必需的充分功能性、靈活性及性能，例如在HMC規(guī)范的情況下所提出。通常情形是找到維持對(duì)本地存儲(chǔ)器帶寬的數(shù)百個(gè)十億字節(jié)/秒的存取，但將較小分?jǐn)?shù)(大約1/10^th)的此帶寬提供到系統(tǒng)互連的系統(tǒng)架構(gòu)。此導(dǎo)致高度不平衡系統(tǒng)。

此現(xiàn)象在具有分布于多個(gè)處理插座/裝置當(dāng)中的多個(gè)執(zhí)行線程(例如，任務(wù))的應(yīng)用程序中尤其明顯。如果核心處理器支持功能數(shù)據(jù)高速緩存，那么必須存在于處理器插座之間的高速緩沖存儲(chǔ)器一致性機(jī)構(gòu)必須支持可為大于系統(tǒng)互連上的帶寬的數(shù)量級(jí)的本地存儲(chǔ)器帶寬。結(jié)果是高度不平衡系統(tǒng)。

需要互連系統(tǒng)及提供更平衡系統(tǒng)帶寬且還可降低設(shè)計(jì)此類互連系統(tǒng)所需的復(fù)雜性的方法。

附圖說(shuō)明