[發(fā)明專利]半導體裝置

在審

• 申請?zhí)枺?/td>: 202010025675.7
• 申請日: 2020-01-10
• 公開（公告）號: CN111487896A
• 公開（公告）日: 2020-08-04
• 發(fā)明（設計）人: 長澤和浩
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 李輝;董典紅

1.一種半導體裝置，包括顯示控制裝置，所述顯示控制裝置包括：

輸出單元，基于恒定周期的信號，在所述恒定周期中輸出交流信號的反轉極性；

停止控制單元，基于停止信號，停止所述輸出單元中的所述交流信號的極性反轉；

重寫控制單元，用于輸出顯示數(shù)據(jù)重寫信號；以及

傳輸控制單元，用于控制所述重寫控制單元，

其中，所述停止信號在所述顯示數(shù)據(jù)重寫信號被輸出的時段期間，停止所述交流信號的極性反轉，

其中，由所述停止信號停止的所述交流信號保持在極性反轉的停止之前的極性，并且

其中，在所述顯示數(shù)據(jù)重寫信號被輸出的時段之后，所述輸出單元基于所述恒定周期的信號來反轉并輸出所述交流信號的極性。

2.根據(jù)權利要求1所述的半導體裝置，其中，所述輸出單元包括：

計時器電路，用于在所述恒定周期下計數(shù)時鐘并產(chǎn)生溢出信號；

翻轉電路，用于基于所述溢出信號，在所述恒定周期下反轉所述交流信號的極性；以及

停止控制單元，用于基于所述停止信號，停止從所述計時器電路輸出到所述翻轉電路的所述溢出信號的供應。

3.根據(jù)權利要求2所述的半導體裝置，其中，所述傳輸控制單元包括數(shù)據(jù)緩沖器電路和觸發(fā)器電路，并且所述觸發(fā)器電路基于所述數(shù)據(jù)緩沖器電路生成的緩沖信號，向所述停止控制單元輸出所述停止信號。

4.根據(jù)權利要求3所述的半導體裝置，還包括中央處理裝置以及數(shù)據(jù)傳輸控制裝置，

其中，所述中央處理裝置或所述數(shù)據(jù)傳輸控制裝置將顯示重寫數(shù)據(jù)存儲在所述數(shù)據(jù)緩沖器電路中，并且

其中，當所述顯示重寫數(shù)據(jù)的寫入量與所述數(shù)據(jù)緩沖器電路的存儲容量匹配時，所述數(shù)據(jù)緩沖器電路生成所述緩沖信號。

5.根據(jù)權利要求3所述的半導體裝置，其中，所述顯示控制裝置包括周期控制電路，其中所述周期控制電路在所述計時器電路中設置參考計數(shù)值，并且

其中，當所述時鐘的計數(shù)值與所述參考計數(shù)值匹配時，所述計時器電路生成所述溢出信號。

6.根據(jù)權利要求2所述的半導體裝置，其中，所述停止控制單元包括與電路，以及

其中，所述與電路具有第一輸入、第二輸入以及輸出，所述溢出信號被輸入到所述第一輸入，所述停止信號的反轉信號被輸入到所述第二輸入，所述輸出被連接到所述翻轉電路的輸入。

7.根據(jù)權利要求1所述的半導體裝置，還包括中央處理裝置和存儲程序的非易失性存儲器，

其中，所述停止信號通過執(zhí)行所述程序的所述中央處理裝置生成。

8.根據(jù)權利要求7所述的半導體裝置，其中，所述顯示控制裝置包括具有第一控制位的控制寄存器，以及

其中，執(zhí)行程序的所述中央處理器裝置通過向所述第一控制位寫入值來生成所述停止信號。

9.根據(jù)權利要求8所述的半導體裝置，其中，所述控制寄存器還包括第二控制位，以及

其中，執(zhí)行所述程序的所述中央處理器裝置通過向所述第二控制位寫入值來開始輸出所述顯示數(shù)據(jù)重寫信號。