[發明專利]一種集成電路銅互連結構的制作方法

在審

• 申請號: 202010025418.3
• 申請日: 2020-01-10
• 公開（公告）號: CN111211094A
• 公開（公告）日: 2020-05-29
• 發明（設計）人: 向彥瑾
• 申請（專利權）人: 四川豪威爾信息科技有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;C25D7/12;C25D3/38
• 代理公司: 北京聯瑞聯豐知識產權代理事務所(普通合伙) 11411
• 代理人: 黃冠華

本發明公開了一種集成電路銅互連結構的制作方法，具體包括以下步驟：S1、首先提供半導體基體，在半導體基體的表面形成介質層，然后在半導體基體上進行布線，在介質層表面光刻出通孔和溝槽，再通過濺射法制備擴散阻擋層和種籽層，本發明涉及集成電路技術領域。該集成電路銅互連結構的制作方法，通過再通過濺射法制備擴散阻擋層和種籽層，采用濺射方法制備種籽層，使得銅原子不易淀積到邊墻，改善濺射過程的填充能力，通過電鍍液由硫酸銅、硫酸、水、加速劑、抑制劑和平坦劑組成，在進行銅互連結構的電鍍時，加速劑、抑制劑和平坦劑的設置，使得溝槽填充更加均勻，加快了電鍍反應，降低了銅表面的粗糙度。

技術領域

本發明涉及集成電路技術領域，具體為一種集成電路銅互連結構的制作方法。

背景技術

集成電路是一種微型電子器件或部件，采用一定的工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導體晶片或介質基片上，然后封裝在一個管殼內，成為具有所需電路功能的微型結構，其中所有元件在結構上已組成一個整體，使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進了一大步，它在電路中用字母“IC”表示，集成電路技術包括芯片制造技術與設計技術，主要體現在加工設備、加工工藝、封裝測試、批量生產及設計創新的能力上，集成電路或稱微電路、微芯片，芯片在電子學中是一種把電路(主要包括半導體裝置，也包括被動元件等)小型化的方式，并通常制造在半導體晶圓表面上。

目前在半導體集成電路互連層的制作中，采用銅互連材料取代傳統鋁互連材料進行半導體制造，但現有的銅互連結構在制造的過程中，由于銅容易與其他材料發生反應，粘附系數高，因此在填充高寬較大的通孔和溝槽時，往往會先將洞口上方堵塞，從而在通孔和溝槽中留下孔洞，無法完全填充。

發明內容

(一)解決的技術問題

針對現有技術的不足，本發明提供了一種集成電路銅互連結構的制作方法，解決了在填充高寬較大的引線孔和溝槽時，往往會先將洞口上方堵塞，從而在引線孔和溝槽中留下孔洞，無法完全填充的問題。

(二)技術方案

為實現以上目的，本發明通過以下技術方案予以實現：一種集成電路銅互連結構的制作方法，具體包括以下步驟：

S1、首先提供半導體基體，在半導體基體的表面形成介質層，然后在半導體基體上進行布線，在介質層表面光刻出通孔和溝槽，再通過濺射法制備擴散阻擋層和種籽層；

S2、擴散阻擋層和種籽層制備完成后，對銅互連結構進行電鍍，采用基體做陰極，陽極處的電鍍液提供銅離子，溶液中產生電流并形成電場，使得陰極附近的銅離子與電子結合，形成鍍在種籽層表面的銅，電鍍時電流的電流值為2.76-6.75A，半導體基體的轉速為30-90轉/分鐘；

S3、電鍍完成后，把該銅互連結構放置在反應容器中，送入退火爐進行退火處理，降低殘余應力，穩定尺寸；

S4、退火完成后，將銅互連結構取出，需要將溝槽以外的多余的銅除去，留下溝槽中的銅，實現銅引線的圖形化，采用化學機械對銅互連結構的表面進行拋光，在拋光研磨過程中不斷磨去凸起的表面材料，最終做到表面平坦化，最后將銅互連結構表面的研磨粉末去除，再進行清洗，即可得到銅互連結構。

優選的，所述步驟S1中介質層為氮化硅或碳氮化硅。

優選的，所述步驟S1中濺射法是在濺射靶和基體之間放置了一塊過濾柵格，它只能允許柵格方向的銅原子通過，并將沿其他方向濺射原子過濾，減少銅原子淀積到邊墻。

優選的，所述步驟S3中退火處理的氣體為氮氣或惰性氣體。

優選的，所述步驟S2中電鍍液由硫酸銅、硫酸、水、加速劑、抑制劑和平坦劑組成。