[發明專利]用于MRAM陣列的磁屏蔽結構在審
| 申請號: | 202010024087.1 | 申請日: | 2020-01-09 |
| 公開(公告)號: | CN111435704A | 公開(公告)日: | 2020-07-21 |
| 發明(設計)人: | 弗朗西斯科斯·皮特魯斯·韋德索文;安托尼斯·亨德里庫斯·尤立夫·坎菲斯 | 申請(專利權)人: | 恩智浦有限公司 |
| 主分類號: | H01L43/08 | 分類號: | H01L43/08;H01L43/02;H01L43/12;H01L27/22;H01L23/552 |
| 代理公司: | 中科專利商標代理有限責任公司 11021 | 代理人: | 倪斌 |
| 地址: | 荷蘭埃因霍溫高科*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 mram 陣列 屏蔽 結構 | ||
1.一種封裝半導體裝置,其特征在于,包括:
半導體管芯,所述半導體管芯具有有源側和相對的背側,所述半導體管芯包括磁阻式隨機存取存儲器(MRAM)單元陣列,所述MRAM單元陣列形成于所述半導體管芯的所述有源側上的MRAM區域內;以及
頂蓋,所述頂蓋包括定位在所述半導體管芯的所述背側上的軟磁材料,其中
所述頂蓋包括形成于所述頂蓋的第一主表面中的凹陷,
所述第一主表面面對所述半導體管芯的所述背側,并且
所述凹陷定位在所述MRAM單元陣列上。
2.根據權利要求1所述的封裝半導體裝置,其特征在于,
所述凹陷的側壁與所述MRAM單元陣列的周邊以間隔距離而分開。
3.根據權利要求1所述的封裝半導體裝置,其特征在于,
所述半導體管芯另外包括有源電路,所述有源電路形成于所述有源側上的電路區域內,所述有源電路側向鄰近于所述MRAM單元陣列,并且
所述半導體管芯的第一部分在所述電路區域中具有第一厚度。
4.根據權利要求3所述的封裝半導體裝置,其特征在于,
所述半導體管芯的第二部分在所述MRAM區域中具有第二厚度,所述第二厚度大于所述第一厚度,所述第二部分形成堆疊,所述堆疊被定位成豎直鄰近于所述MRAM單元陣列,并且
所述凹陷的尺寸被設置成配合在所述堆疊上并且圍繞所述堆疊。
5.根據權利要求3所述的封裝半導體裝置,其特征在于,
所述半導體管芯的第二部分在所述MRAM區域中具有所述第一厚度,并且
所述凹陷的內表面用粘合劑附接到所述MRAM區域中的所述半導體管芯的所述背側。
6.根據權利要求1所述的封裝半導體裝置,其特征在于,另外包括:
再分布層(RDL)結構,所述RDL結構形成于所述半導體管芯的所述有源側上,所述RDL結構包括多個金屬結構,所述多個金屬結構電接觸所述半導體管芯的所述有源側上的多個管芯焊盤,所述多個金屬結構在所述RDL結構的最外表面上提供多個外部接觸焊盤;以及
多個焊球,所述多個焊球附接到所述多個外部接觸焊盤。
7.根據權利要求6所述的封裝半導體裝置,其特征在于,另外包括:
底蓋,所述底蓋包括所述軟磁材料,所述底蓋具有定位在所述RDL結構的所述最外表面上的第二主表面,其中
所述底蓋包括與所述多個焊球對準的多個開口。
8.根據權利要求7所述的封裝半導體裝置,其特征在于,
在所述底蓋的所述第二主表面與所述頂蓋的所述第一主表面之間具有組合高度,并且
所述凹陷的側壁與所述MRAM單元陣列的周邊之間的側向的間隔距離具有比所述組合高度更大的值。
9.根據權利要求1所述的封裝半導體裝置,其特征在于,另外包括:
底蓋,所述底蓋包括定位在所述半導體管芯的所述有源側上的軟磁材料,其中
所述底蓋包括多個開口,所述多個開口與所述半導體管芯的所述有源側上的多個管芯焊盤對準;以及
多個焊球,所述多個焊球附接到所述多個管芯焊盤。
10.根據權利要求1所述的封裝半導體裝置,其特征在于,另外包括:
第二頂蓋,所述第二頂蓋包括所述軟磁材料、形成于所述第二頂蓋的第一主表面中的第二凹陷,其中
所述半導體管芯另外包括第二MRAM陣列,并且
所述第二凹陷定位在所述第二MRAM單元陣列上。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于恩智浦有限公司,未經恩智浦有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010024087.1/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:頭枕和頭枕系統
- 下一篇:配備有密封裝置的滾動軸承





