[發(fā)明專(zhuān)利]光電器件、芯片和芯片制作方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010023365.1
• 申請(qǐng)日: 2020-01-09
• 公開(kāi)（公告）號(hào): CN111092073A
• 公開(kāi)（公告）日: 2020-05-01
• 發(fā)明（設(shè)計(jì)）人: 李瑩;劉宏亮;楊彥偉;徐虎
• 申請(qǐng)（專(zhuān)利權(quán)）人: 芯思杰技術(shù)（深圳）股份有限公司
• 主分類(lèi)號(hào): H01L25/16
• 分類(lèi)號(hào): H01L25/16;H01L31/107;H01L31/18
• 代理公司: 深圳智匯遠(yuǎn)見(jiàn)知識(shí)產(chǎn)權(quán)代理有限公司 44481
• 代理人: 田俊峰;李雪鵑

1.一種光電器件，其特征在于，所述器件包括：

光電二極管芯片和電路倍頻模塊，所述光電二極管芯片與所述電路倍頻模塊電性連接；

所述電路倍頻模塊包括：

倍頻電路，所述倍頻電路與所述光電二極管芯片的輸出端相連，用于提高所述光電二極管芯片的輸出信號(hào)的頻率；

選頻電路，與所述倍頻電路的輸出端相連，用于篩選所述倍頻電路輸出的不同頻率的信號(hào)。

2.根據(jù)權(quán)利要求1所述的器件，其特征在于，所述選頻電路包括：

選頻電容，所述選頻電容與所述倍頻電路的輸出端相連；

選頻耦合變壓器，所述選頻耦合變壓器原邊的第一端與所述選頻電容的第一端相連，所述選頻耦合變壓器原邊的第二端與所述選頻電容的第二端相連，所述選頻耦合變壓器副邊為輸出端。

3.根據(jù)權(quán)利要求2所述的器件，其特征在于，所述倍頻電路包括：

二極管，所述二極管的陽(yáng)極與所述光電二極管芯片的輸出端相連，所述二極管的陰極與所述選頻電容的第一端相連。

4.根據(jù)權(quán)利要求2所述的器件，其特征在于，所述倍頻電路還包括：

三極管，所述三極管的基極與所述光電二極管芯片的輸出端相連，所述三極管的發(fā)射極接地，所述三級(jí)管的集電極與所述選頻電容的第二端相連。

5.根據(jù)權(quán)利要求4所述的器件，其特征在于，所述倍頻電路還包括：

倍頻電容，所述倍頻電容的第一端與所述光電二極管芯片的輸出端相連，所述倍頻電容的第二端與所述三極管的基極相連。

6.根據(jù)權(quán)利要求1所述的器件，其特征在于，所述光電二極管芯片包括：聚酰亞胺膜，所述聚酰亞胺膜的厚度大于2um且小于10um。

7.一種芯片，其特征在于，所述芯片包括：襯底、形成于所述襯底上的緩沖層、形成于所述緩沖層上的吸收層、形成于所述吸收層上的過(guò)渡層、形成于所述過(guò)渡層上的場(chǎng)控層、形成于所述場(chǎng)控層上的頂層、形成于所述頂層上的接觸層、形成于所述襯底底部的N電極、形成于所述接觸層、頂層與場(chǎng)控層中的Zn擴(kuò)散區(qū)、形成于所述接觸層上的鈍化膜、形成于所述Zn擴(kuò)散區(qū)上的增透膜、以及形成于所述Zn擴(kuò)散區(qū)、鈍化膜與增透膜上的P電極，所述Zn擴(kuò)散區(qū)通過(guò)Zn擴(kuò)散工藝進(jìn)行二次擴(kuò)散而形成，所述Zn擴(kuò)散區(qū)包括位于中部的倍增區(qū)以及位于外圍的Zn擴(kuò)散環(huán)，所述Zn擴(kuò)散環(huán)的擴(kuò)散深度大于所述倍增區(qū)的擴(kuò)散深度，在所述增透膜和所述P電極之間形成聚酰亞胺膜。

8.根據(jù)權(quán)利要求7所述的芯片，其特征在于，所述襯底為n型半絕緣InP襯底；所述緩沖層為摻雜濃度大于2.5X10¹⁷cm^-3的InP緩沖層，所述緩沖層的厚度大于0.8且小于1.5um；所述吸收層為摻雜濃度低于5X10¹⁴cm^-3的InGaAs吸收層，所述吸收層的厚度大于1.5um且小于2.5um；所述過(guò)渡層為InGaAsP過(guò)渡層，所述過(guò)渡層的截止波長(zhǎng)分別為1.45um、1.25um和1.05um，所述過(guò)渡層的厚度大于0.05um且小于0.15um；所述場(chǎng)控層為摻雜濃度大于1.6X10¹⁷cm^-3的InP場(chǎng)控層，所述場(chǎng)控層的厚度大于0.15um且小于0.25um；所述頂層為摻雜濃度小于1X10¹⁵cm^-3的InP頂層，所述頂層的厚度大于3.5um且小于4.5um；所述接觸層為InGaAsP接觸層，所述接觸層的厚度大于0.2um且小于0.35um，所述接觸層的截止波長(zhǎng)為1.05um。

9.根據(jù)權(quán)利要8所述的芯片，其特征在于，所述聚酰亞胺膜的厚度大于2um且小于10um。

10.一種芯片制作方法，其特征在于，所述方法包括：

提供襯底，采用有機(jī)金屬化學(xué)氣相沉積法在所述襯底上依次沉積形成緩沖層、吸收層、過(guò)渡層、場(chǎng)控層、頂層及接觸層；

采用等離子體增強(qiáng)化學(xué)氣相沉積法在所述接觸層上形成鈍化膜，并在該鈍化膜上制作第一環(huán)形窗口，以形成第一次擴(kuò)散區(qū)域，在該第一次擴(kuò)散區(qū)域采用Zn擴(kuò)散工藝，完成第一次擴(kuò)散；

去除第一環(huán)形窗口內(nèi)的鈍化膜，以形成第二次擴(kuò)散區(qū)域，在該第二次擴(kuò)散區(qū)域采用Zn擴(kuò)散工藝，完成第二次擴(kuò)散，以形成Zn擴(kuò)散區(qū)，所述Zn擴(kuò)散區(qū)包括位于中部的倍增區(qū)以及位于外圍的Zn擴(kuò)散環(huán)，所述Zn擴(kuò)散環(huán)的擴(kuò)散深度大于所述倍增區(qū)的擴(kuò)散深度；

在所述鈍化膜上制作聚酰亞胺膜；

在所述擴(kuò)散區(qū)、鈍化膜和聚酰亞胺膜上沉積形成增透膜；

在增透膜上制作環(huán)形窗口，以形成于芯片P電極與芯片Zn擴(kuò)散區(qū)的接觸區(qū)；

在所述接觸區(qū)上形成P電極，在襯底底部形成N電極。