[發(fā)明專(zhuān)利]一種芯片信號(hào)連接關(guān)系的自動(dòng)化測(cè)試方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010022680.2
• 申請(qǐng)日: 2020-01-09
• 公開(kāi)（公告）號(hào): CN112306767A
• 公開(kāi)（公告）日: 2021-02-02
• 發(fā)明（設(shè)計(jì)）人: 蔣心祝;岑遠(yuǎn)軍;李國(guó);王鑫;余若愚;趙承志
• 申請(qǐng)（專(zhuān)利權(quán)）人: 成都華微電子科技有限公司
• 主分類(lèi)號(hào): G06F11/22
• 分類(lèi)號(hào): G06F11/22
• 代理公司: 北京眾元弘策知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11462
• 代理人: 宋磊

本發(fā)明公開(kāi)了一種芯片信號(hào)連接關(guān)系的自動(dòng)化測(cè)試方法，屬于芯片驗(yàn)證領(lǐng)域。本發(fā)明的的自動(dòng)化測(cè)試方法包括自動(dòng)搭建通用驗(yàn)證環(huán)境、腳本處理信號(hào)連接關(guān)系表單、自動(dòng)更新相關(guān)驗(yàn)證環(huán)境代碼、特定方式對(duì)芯片輸入信號(hào)打入激勵(lì)、腳本自動(dòng)比對(duì)芯片信號(hào)連接正確性。通過(guò)表單來(lái)記錄迭代信號(hào)連接的關(guān)系，清晰明了，可讀性強(qiáng)，更容易定位問(wèn)題，方便后期維護(hù)，減少設(shè)計(jì)人員與驗(yàn)證人員的溝通成本；腳本自動(dòng)化過(guò)程極大減少驗(yàn)證人員在更新驗(yàn)證環(huán)境時(shí)的時(shí)間與人力成本，并提高代碼的準(zhǔn)確性；腳本自動(dòng)化測(cè)試芯片信號(hào)連接的正確性，極大縮短驗(yàn)證周期，避免肉眼進(jìn)行驗(yàn)證比對(duì)帶來(lái)的風(fēng)險(xiǎn)，提高驗(yàn)證的可靠性、充分性、準(zhǔn)確性。

技術(shù)領(lǐng)域

本發(fā)明屬于芯片驗(yàn)證領(lǐng)域，涉及MCU(微程序控制器)、數(shù)字 ASCI(專(zhuān)用集成電路)和SoC(片上系統(tǒng))領(lǐng)域，具體涉及一種芯片信號(hào)連接關(guān)系的自動(dòng)化測(cè)試方法。

背景技術(shù)

對(duì)于芯片而言，上市時(shí)間是決定其是否能夠成功的最重要因素之一。想要贏得市場(chǎng)，按時(shí)提供質(zhì)量過(guò)關(guān)的芯片只是基本條件，在指定時(shí)間范圍內(nèi)可以發(fā)布質(zhì)量上乘的產(chǎn)品，才有可能贏得市場(chǎng)。隨著集成電路工藝與設(shè)計(jì)能力的不斷發(fā)展，芯片變得越來(lái)越復(fù)雜，為了實(shí)現(xiàn)日益復(fù)雜并且尺寸不斷增加的優(yōu)質(zhì)芯片，需要大量的設(shè)計(jì)和驗(yàn)證工作時(shí)間，驗(yàn)證工作在芯片的開(kāi)發(fā)過(guò)程中幾乎占據(jù)了整個(gè)工作量的70％甚至更多，所以驗(yàn)證工作的質(zhì)量直接影響著芯片是否能夠占領(lǐng)市場(chǎng)。如何提高芯片驗(yàn)證效率、縮短驗(yàn)證時(shí)間、提高驗(yàn)證質(zhì)量，都是芯片研發(fā)中最為關(guān)鍵的環(huán)節(jié)。

傳統(tǒng)的驗(yàn)證過(guò)程中，驗(yàn)證充分性很大程度上由驗(yàn)證人員的經(jīng)驗(yàn)保證，隨著芯片規(guī)模越來(lái)越大，很多驗(yàn)證工作即使是擁有豐富經(jīng)驗(yàn)的驗(yàn)證工程師，也很難輕松應(yīng)對(duì)，芯片的信號(hào)連接關(guān)系驗(yàn)證便是這樣的工作。就驗(yàn)證而言，雖然信號(hào)連接關(guān)系的驗(yàn)證看似功能性上不難，但是非常繁瑣，采用傳統(tǒng)驗(yàn)證方法，由于現(xiàn)在芯片信號(hào)數(shù)量龐大，非常耗費(fèi)時(shí)間，也極易出錯(cuò)，同時(shí)芯片信號(hào)連接關(guān)系正確性直接影響芯片的成功與否，也是必不可少至關(guān)重要的驗(yàn)證工作，如何在芯片信號(hào)連接驗(yàn)證工作上提高效率、快速準(zhǔn)確地進(jìn)行驗(yàn)證工作成為業(yè)界非常關(guān)注的話(huà)題。傳統(tǒng)驗(yàn)證方法更關(guān)注功能點(diǎn)的驗(yàn)證，對(duì)于功能點(diǎn)的驗(yàn)證占據(jù)驗(yàn)證工作量的70％以上，對(duì)于芯片信號(hào)連接正確性這樣的并不包含很多功能點(diǎn)卻異常繁瑣的驗(yàn)證一直缺少關(guān)注與研究。

以前芯片規(guī)模沒(méi)有那么大的時(shí)候，對(duì)應(yīng)的芯片連接信號(hào)數(shù)量與復(fù)雜度也沒(méi)有那么大，使用傳統(tǒng)的驗(yàn)證方法也可以完成驗(yàn)證工作。隨著芯片規(guī)模日益增大，很多芯片的信號(hào)達(dá)到成千上萬(wàn)根，這時(shí)采用傳統(tǒng)的驗(yàn)證方式來(lái)驗(yàn)證每根信號(hào)的連接正確性難度非常巨大。

在過(guò)去的十年中，驗(yàn)證方法學(xué)經(jīng)歷了一輪主要的變化， SystemVerilog成為主要的驗(yàn)證語(yǔ)言，UVM也經(jīng)過(guò)各種動(dòng)態(tài)驗(yàn)證方法學(xué)的融合成為主流驗(yàn)證方法學(xué)。目前大部分驗(yàn)證工程師都基于 SystemVerilog與UVM開(kāi)展驗(yàn)證工作。采用SystemVerilog與UVM進(jìn)行芯片信號(hào)連接正確性的驗(yàn)證工作思路：搭建驗(yàn)證環(huán)境，為信號(hào)打入激勵(lì)并監(jiān)測(cè)所有信號(hào)的反應(yīng)，在記分板中進(jìn)行連接性的比對(duì)。這一流程中，打入激勵(lì)、監(jiān)測(cè)信號(hào)、記分板比對(duì)，都是驗(yàn)證人員在手動(dòng)鍵入處理所有信號(hào)，但是芯片信號(hào)隨著設(shè)計(jì)代碼開(kāi)發(fā)，隨時(shí)都會(huì)有新的變動(dòng)，每次變動(dòng)若是設(shè)計(jì)人員沒(méi)有詳細(xì)記錄，依靠驗(yàn)證人員去比對(duì)尋找，再手動(dòng)進(jìn)行修改，是一個(gè)非常繁瑣又極易出錯(cuò)的過(guò)程，每一個(gè)信號(hào)的改變至少涉及序列、驅(qū)動(dòng)器、檢測(cè)器、記分板等處的修改，出現(xiàn)遺漏和錯(cuò)改幾乎是必然的事情，對(duì)于最后仿真結(jié)束進(jìn)行連接結(jié)果對(duì)比時(shí)的難度也巨大，因?yàn)榉抡嬗涗浳募_(dá)到幾十萬(wàn)上百萬(wàn)行，調(diào)試與定位的人力時(shí)間成本巨大，所以芯片信號(hào)連接正確性的驗(yàn)證工作經(jīng)常被認(rèn)為是“事倍功半”的工作。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)中存在的以上缺陷，本發(fā)明的目的是解決手動(dòng)修改芯片信號(hào)的過(guò)程與驗(yàn)證信號(hào)連接正確性時(shí)極易出錯(cuò)與時(shí)間、人力成本大的問(wèn)題，提供一種芯片信號(hào)連接關(guān)系的自動(dòng)化測(cè)試方法。

為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明采用下述技術(shù)方案。

一種芯片信號(hào)連接關(guān)系的自動(dòng)化測(cè)試方法，包括：

步驟一、自動(dòng)搭建通用驗(yàn)證環(huán)境；

步驟二、腳本處理信號(hào)連接關(guān)系表單；