[發(fā)明專利]非易失性存儲器裝置

在審

• 申請?zhí)枺?/td>: 202010020778.4
• 申請日: 2020-01-09
• 公開（公告）號: CN111755054A
• 公開（公告）日: 2020-10-09
• 發(fā)明（設(shè)計）人: 南尚完;千毅賢;閔丙俊
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: G11C16/08
• 分類號: G11C16/08;G11C16/14;G11C16/24
• 代理公司: 北京銘碩知識產(chǎn)權(quán)代理有限公司 11286
• 代理人: 史泉;劉美華

1.一種非易失性存儲器裝置，包括：

第一存儲器塊，包括沿與基底垂直的方向堆疊的多個單元晶體管，所述多個單元晶體管與多條地選擇線、多條字線和多條串選擇線互連；

塊選擇電路，與所述多條地選擇線、所述多條字線和所述多條串選擇線連接，并被配置為響應(yīng)于塊選擇信號而將相應(yīng)的驅(qū)動電壓分別提供給所述多條地選擇線、所述多條字線和所述多條串選擇線；以及

塊未選擇電路，僅與所述多條串選擇線中的特定串選擇線連接，并被配置為響應(yīng)于塊未選擇信號而將截止電壓僅提供給特定串選擇線，

其中，特定串選擇線的數(shù)量小于所述多條串選擇線的數(shù)量。

2.根據(jù)權(quán)利要求1所述的非易失性存儲器裝置，還包括：

塊解碼器，被配置為從外部裝置接收地址，并基于接收的地址輸出塊選擇信號和塊未選擇信號。

3.根據(jù)權(quán)利要求2所述的非易失性存儲器裝置，其中，響應(yīng)于塊未選擇信號的激活，所述非易失性存儲器裝置被配置使得塊未選擇電路將截止電壓提供給特定串選擇線，并且

其中，響應(yīng)于塊選擇信號的去激活，塊選擇電路使所述多條串選擇線中的除了特定串選擇線之外的剩余的串選擇線浮置。

4.根據(jù)權(quán)利要求1所述的非易失性存儲器裝置，其中，截止電壓是地電壓和負電壓中的任何一種。

5.根據(jù)權(quán)利要求1所述的非易失性存儲器裝置，其中，第一存儲器塊包括均插入在基底與第一位線之間的第一單元串和第二單元串，

其中，第一單元串包括：

所述多個單元晶體管中的第一地選擇晶體管，第一地選擇晶體管沿與基底垂直的方向堆疊并且與所述多條地選擇線中的第一地選擇線連接；

所述多個單元晶體管中的第一存儲器單元，第一存儲器單元位于第一地選擇晶體管上方，沿與基底垂直的方向堆疊，并分別與所述多條字線連接；以及

所述多個單元晶體管中的第一串選擇晶體管，第一串選擇晶體管位于第一存儲器單元上方，沿與基底垂直的方向堆疊，并分別與所述多條串選擇線中的第一串選擇線連接，并且

其中，第二單元串包括：

所述多個單元晶體管中的第二地選擇晶體管，第二地選擇晶體管沿與基底垂直的方向堆疊并且與所述多條地選擇線中的第二地選擇線連接；

所述多個單元晶體管中的第二存儲器單元，第二存儲器單元位于第二地選擇晶體管上方，沿與基底垂直的方向堆疊，并分別與所述多條字線連接；以及

所述多個單元晶體管中的第二串選擇晶體管，第二串選擇晶體管位于第二存儲器單元上方，沿與基底垂直的方向堆疊，并分別與所述多條串選擇線中的第二串選擇線連接。

6.根據(jù)權(quán)利要求5所述的非易失性存儲器裝置，其中，特定串選擇線包括第一串選擇線中的第一部分和第二串選擇線中的第二部分。

7.根據(jù)權(quán)利要求6所述的非易失性存儲器裝置，其中，第一串選擇線中的第一部分連接到第一串選擇晶體管中的第一部分，第一串選擇晶體管中的第一部分被布置為比第一串選擇晶體管中的除了第一串選擇晶體管中的第一部分之外的剩余的第一串選擇晶體管更靠近第一位線，并且

其中，第二串選擇線中的第二部分連接到第二串選擇晶體管中的第二部分，第二串選擇晶體管的第二部分被布置為比第二串選擇晶體管中的除了第二串選擇晶體管的第二部分之外的剩余的第二串選擇晶體管更靠近第一位線。

8.根據(jù)權(quán)利要求6所述的非易失性存儲器裝置，其中，第一串選擇線的數(shù)量為M，

其中，第一串選擇晶體管之中的與第一串選擇線中的第一部分連接的串選擇晶體管的數(shù)量為N，

其中，M和N中的每個為正整數(shù)，并且N小于M，

其中，第二串選擇線的數(shù)量為M，并且

其中，第二串選擇晶體管之中的與第二串選擇線的第二部分連接的串選擇晶體管的數(shù)量為N。