[發(fā)明專利]基于高速異步邏輯的PVT自校準(zhǔn)方法及其SAR ADC電路

有效

• 申請?zhí)枺?/td>: 202010020226.3
• 申請日: 2020-01-09
• 公開（公告）號: CN111740739B
• 公開（公告）日: 2023-08-22
• 發(fā)明（設(shè)計）人: 王思慧;韓雁;孫龍?zhí)?/a>;倪明;馬孝宇;屠凡;孫恬靜;陳鵬
• 申請（專利權(quán)）人: 浙江大學(xué)
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/38
• 代理公司: 杭州求是專利事務(wù)所有限公司 33200
• 代理人: 林松海

1.一種基于高速異步邏輯的PVT自校準(zhǔn)方法，其特征在于：

1）由多組且不同長短的延時鏈單元構(gòu)成高速異步SAR邏輯，延時鏈包括標(biāo)準(zhǔn)延時單元和多個帶有選通控制端的數(shù)據(jù)選擇器級聯(lián)，選通控制端由自校準(zhǔn)電路控制；

2）從高速異步邏輯上電后進入長度為m個周期的空循環(huán)，在第m+1個轉(zhuǎn)換周期開始，持續(xù)檢測高速異步邏輯是否出現(xiàn)轉(zhuǎn)換完成信號；

3）若檢測到轉(zhuǎn)換完成信號，則延時鏈固定，自校準(zhǔn)電路進入休眠，若沒有檢測到轉(zhuǎn)換完成信號，則自校準(zhǔn)電路改變數(shù)據(jù)選擇器選通控制端的碼值，逐步縮短下一個周期延時鏈的長度，即自主從大延時向小延時調(diào)整，直至調(diào)整延時后延時鏈長短固定并且自校準(zhǔn)電路進入休眠模式；

4）固定的延時鏈中的多個選擇器控制端碼值包含與延時有關(guān)且反映出的延時鏈當(dāng)前狀態(tài)的PVT信息，將PVT量化碼通過鎖存器進行存儲，通過譯碼器進行數(shù)據(jù)處理，通過緩沖器將PVT狀態(tài)傳輸?shù)綄VT敏感且待校準(zhǔn)的電路；

5）待校準(zhǔn)的電路根據(jù)得到的PVT量化碼進行校準(zhǔn)，調(diào)制電阻校準(zhǔn)偏置電流和調(diào)制襯底校準(zhǔn)；

6）在接受到有效PVT量化碼后，分配q個時鐘周期時間用于調(diào)整待校準(zhǔn)的電路自校準(zhǔn)，待校準(zhǔn)電路自校準(zhǔn)結(jié)束后產(chǎn)生校準(zhǔn)完成信號，標(biāo)志整個自校準(zhǔn)完成，此后緩沖器、譯碼器、鎖存器均進入休眠。

2.?如權(quán)利要求1所述的方法，其特征在于，當(dāng)高速異步邏輯工作一段時間后，通過外部使能啟動校準(zhǔn)信號暫停高速異步邏輯工作，使自校準(zhǔn)電路脫離休眠模式進入自校準(zhǔn)模式，進行PVT自校準(zhǔn)。

3.如權(quán)利要求1所述的方法，其特征在于，采用自校準(zhǔn)PVT模塊，包括

1）用于高速異步時序且長短不同的延時鏈，由多個標(biāo)準(zhǔn)延時單元和多個帶有選通端的數(shù)據(jù)選擇器級聯(lián)組成，上電后默認延時鏈為最長；

2）延時檢測模塊，能在上電后檢測時期持續(xù)檢測每個周期是否產(chǎn)生轉(zhuǎn)換完成標(biāo)志信號；

3）延時鏈調(diào)整模塊，根據(jù)校準(zhǔn)開啟信號和延時檢測模塊產(chǎn)生的使能信號以及系統(tǒng)總時鐘觸發(fā)依次從高到低調(diào)整延時鏈選擇器選擇端的控制信號，在校準(zhǔn)結(jié)束后能自動進入休眠低功耗狀態(tài)，同時等待重啟校準(zhǔn)信號喚醒；

4）量化碼鎖存和傳輸模塊，由多個鎖存器和驅(qū)動Buffer組成，能在校準(zhǔn)完成且PVT量化碼固定后，對量化碼進行鎖存和傳輸；

5）自校準(zhǔn)偏置電路，由constant?gm型自偏置電流產(chǎn)生電路和電阻調(diào)整網(wǎng)絡(luò)DAC組成，其中DAC由經(jīng)過鎖存驅(qū)動的PVT量化碼控制；

6）自校準(zhǔn)襯底調(diào)制電路，由電阻調(diào)整網(wǎng)絡(luò)DAC組成，其中DAC由經(jīng)過鎖存驅(qū)動的PVT量化碼控制；

7）系統(tǒng)PVT調(diào)制電路，根據(jù)PVT量化碼進行調(diào)制。

4.?一種采用了如權(quán)利要求3所述方法的抗PVT漲落的SAR?ADC電路，其特征在于，包括：

采樣開關(guān)，由自舉電容、輸入管和自舉時鐘控制電路組成，對輸入信號進行采樣；

CDAC電路，由帶多個冗余位的呈二進制排列的電容陣列和開關(guān)組成，利用電容間電荷再分配完成二進制搜索算法；

動態(tài)比較器，由預(yù)放大器和再生鎖存器組成，用于比較差分模擬輸入信號的大小，輸出二進制數(shù)字信號，完成量化；

SAR邏輯，異步時鐘發(fā)生電路、采樣時鐘發(fā)生電路和數(shù)據(jù)傳輸窗口電路組成，根據(jù)比較器的輸出結(jié)果來控制信號切換電容陣列；

自校準(zhǔn)PVT模塊，由延時鏈、延時檢測模塊、延時鏈調(diào)整模塊、量化碼鎖存和傳輸模塊、自校準(zhǔn)偏置電路、自校準(zhǔn)襯底調(diào)制電路和系統(tǒng)PVT調(diào)制電路組成，上電后檢測當(dāng)前電路狀態(tài)，量化PVT碼，并對系統(tǒng)進行抗PVT的校準(zhǔn)；

轉(zhuǎn)碼輸出電路，完成對冗余位進行轉(zhuǎn)換并緩沖輸出量化碼；

其中自校準(zhǔn)PVT模塊能根據(jù)量化得到的PVT量化碼調(diào)制動態(tài)比較器中預(yù)放大器尾電流的偏置電流，補償Cascode放大器尾電流管隨PVT的變化，使預(yù)放大器增益A_V和帶寬Bw穩(wěn)定，提高動態(tài)比較器的速度和降低噪聲；自校準(zhǔn)PVT模塊輸出的碼值調(diào)制動態(tài)比較器中再生鎖存器的襯底電位，提高再生鎖存器的速度，且動態(tài)比較器尾電流管由于襯底電位升高而Itail增加，動態(tài)比較器輸入管偏置于亞閾值區(qū)，則輸入管gm增加，使得比較器噪聲減小。