[發明專利]存儲設備與寫數據的方法

在審

• 申請號: 202010017923.3
• 申請日: 2020-01-08
• 公開（公告）號: CN111986721A
• 公開（公告）日: 2020-11-24
• 發明（設計）人: 高濱;王侃文;陳俊任;張銳;吳華強
• 申請（專利權）人: 華為技術有限公司;清華大學
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

一種存儲設備與寫數據方法。該存儲設備可應用于神經網絡中。該存儲設備包括憶阻器單元、限流電路和寫電路。所述憶阻器單元為一晶體管一阻變式存儲器1T1R結構。所述限流電路用于限制通過所述憶阻器單元的電流為目標電流，其中，所述目標電流根據所述憶阻器單元的目標電導以及所述晶體管的柵極電壓來確定，所述目標電導用于指示待寫入所述憶阻器單元的目標數據。所述寫電路用于在所述限流電路的配合下向所述憶阻器單元加載寫電壓以向所述憶阻器單元中寫入所述目標數據。

技術領域

本申請涉及存儲領域，尤其更具體的，涉及存儲設備與寫數據的方法。

背景技術

憶阻器，全稱為記憶電阻器(Memristor)，它是表示磁通與電荷關系的電路器件。憶阻器單元具有電導的量綱，但和電導不同的是，憶阻器的阻值是由流經憶阻器的電荷確定的。當憶阻器掉電后，憶阻器的電導也不會發生變化，即憶阻器具有記憶功能。如果把憶阻器的高阻態定義為“1”，低阻態定義為“0”，則憶阻器通過自身的阻值可以實現數據的存儲功能。目前，在使用過程中，通常采用一晶體管一阻變式存儲器(one-transistor andone-resistive random access memory，1T1R)結構。1T1R可以被稱為憶阻器單元。

在寫數據中，由于器件和器件之間的差異性(device-to-device variation)以及同一個憶阻器在不同編程周期之間的差異性(cycle-to-cycle variation)，導致采用相同的脈沖電壓，調整不同憶阻器單元的電導時，每個憶阻器單元調整的電導的變化量通常不同。對于一個憶阻器單元而言，采用相同的脈沖電壓，在不同的編程周期調整憶阻器單元的電導時，每個編程周期調整的憶阻器單元的電導的變化量也不相同。

為了提高電導調整的準確性和速度，增量步進脈沖編程(Incremental StepPulse Programming，ISPP)技術提供了一種“讀驗證-矯正”的方式，調整目標憶阻器單元的電導。即，每向目標憶阻器單元加載一個脈沖(set脈沖或reset脈沖)以調整目標憶阻器單元的電導后，都通過讀脈沖讀取調整后的電導，如此循環，直到目標憶阻器單元的電導被調整至目標電導，則調整過程結束。然而，采用上述ISPP技術，每調整一個憶阻器單元的電導都需要大量的“讀驗證-矯正”過程，導致調整電導的時間非常長。

發明內容

本申請提供一種存儲設備與基于存儲設備的編程方法，有利于降低調整憶阻器單元的電導占用的時間，提高向憶阻器單元寫數據的速度。

第一方面，提供一種存儲設備，包括：憶阻器單元，所述憶阻器單元為一晶體管一阻變式存儲器1T1R結構；限流電路，用于限制通過所述憶阻器單元的電流為目標電流，其中，所述目標電流根據所述憶阻器單元的目標電導以及所述晶體管的柵極電壓來確定，所述目標電導用于指示待寫入所述憶阻器單元的目標數據；寫電路，用于在所述限流電路的配合下向所述憶阻器單元加載寫電壓以向所述憶阻器單元中寫入所述目標數據。

在本申請實施例中，通過限流電路限制流過憶阻器單元的電流為目標電流，其中目標電流為可以使得憶阻器單元的電導為目標電導的電流，再通過寫電路向憶阻器單元加載寫電壓將憶阻器單元的電導調整為目標電導。從而在寫數據的過程中，由于限流電路的存在，憶阻器單元根據寫脈沖寫數據時，不會出現憶阻器單元的電導超過目標電導需要不斷矯正的情況。從而避免了現有技術采用“讀驗證-矯正”的方式，減少了向憶阻器單元寫數據占用的時間。

在一種可能的實現方式中，所述目標電流I，所述寫電壓V_b，所述目標電導G以及所述晶體管的漏極電壓V_d滿足公式

在本申請實施例中，在目標電導G與寫電壓V_b一定的情況下，根據目標電導確定目標電流，以便限流電路將流過憶阻器單元的電流限制為目標電流，即可以使憶阻器單元的電導調整為目標電導的電流。