[發(fā)明專利]一種雙向頻率同步振蕩器電路

有效

• 申請?zhí)枺?/td>: 202010017879.6
• 申請日: 2020-01-08
• 公開（公告）號: CN111181552B
• 公開（公告）日: 2023-03-24
• 發(fā)明（設計）人: 周澤坤;曹建文;王卓;唐鶴;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H03L7/099
• 分類號: H03L7/099
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

1.一種雙向頻率同步振蕩器電路，其特征在于，包括振蕩器主體模塊、同步時鐘信號產(chǎn)生模塊、檢測外部時鐘信號模塊和防內(nèi)外時鐘信號互擾模塊，

所述振蕩器主體模塊包括第一恒流源、開關、第一比較器、第二比較器、第三比較器、第一或門、第一非門、第二非門、第三非門、第一與非門、第二與非門和第三與非門，

開關的一端連接所述振蕩器電路的輸入信號、第一比較器和第二比較器的正向輸入端、以及第三比較器的負向輸入端，其另一端通過第一恒流源后接地；

所述振蕩器電路的輸入信號為三角波信號；

第一比較器的負向輸入端連接第一基準電壓，其輸出端連接第一或門的第一輸入端；

第二比較器的負向輸入端連接第二基準電壓，其輸出端連接第一或門的第二輸入端并輸出第二標志信號；

第一或門的第三輸入端連接所述檢測外部時鐘信號模塊的輸出端，其輸出端通過第一非門后連接第二與非門的第一輸入端；

第三比較器的正向輸入端連接第三基準電壓，其輸出端連接第二非門的輸入端和第一與非門的第一輸入端；

所述第一基準電壓和所述第二基準電壓為高限電壓，所述第三基準電壓為低限電壓，且所述第一基準電壓的電壓值高于所述第二基準電壓的電壓值；

第一與非門的第二輸入端連接使能信號，其輸出端連接第三與非門的第一輸入端；

第二與非門的第二輸入端連接第三與非門的輸出端，其輸出端連接第三與非門的第二輸入端并輸出開關控制信號控制所述開關的開啟和關斷；

第三非門的輸入端連接第二非門的輸出端，其輸出端輸出第一標志信號；

所述同步時鐘信號產(chǎn)生模塊包括延時單元、第四非門、第五非門、第六非門、第七非門、第八非門、第九非門、第一與門、第四與非門、第二恒流源、第一電阻、第一電容、第二電容、第一鎖存器、第一斯密特觸發(fā)器、第二斯密特觸發(fā)器、第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管MN2，其中第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管MN2為具有驅(qū)動能力的MOS管；

延時單元的輸入端連接所述第一標志信號，其輸出端通過第四非門后連接第一鎖存器的S輸入端；

第五非門的輸入端連接所述第二標志信號，其輸出端連接第一鎖存器的R輸入端；

第八非門的輸入端連接使能信號，其接地端通過第二恒流源后接地，其輸出端連接第一斯密特觸發(fā)器的輸入端并通過第一電容后接地；

第一與門的第一輸入端連接第一鎖存器的輸出端，其第二輸入端連接第一斯密特觸發(fā)器的輸出端和第四與非門的第一輸入端，其輸出端連接第六非門的輸入端；

第七非門的輸入端連接第六非門的輸出端和第二NMOS管的柵極，其輸出端連接第二PMOS管的柵極；

第四與非門的第二輸入端連接所述第二標志信號，其輸出端連接第九非門的輸入端；

第九非門的接地端通過第一電阻后接地，其輸出端連接第二斯密特觸發(fā)器的輸入端并通過第二電容后接地；

第一PMOS管的源極連接電源，其柵極連接第一NMOS管的柵極和第二斯密特觸發(fā)器的輸出端，其漏極連接第二PMOS管的源極；

第二NMOS管的漏極連接第二PMOS管的漏極并產(chǎn)生所述振蕩器電路的輸出時鐘信號連接至所述振蕩器電路的時鐘端，其源極連接第一NMOS管的漏極；

第一NMOS管的源極接地；

所述檢測外部時鐘信號模塊包括第四比較器、第五比較器、第二與門、第十非門、第十一非門和第二鎖存器，

第四比較器的負向輸入端連接第四基準電壓，其正向輸入端連接所述振蕩器電路的輸入信號，其輸出端連接第二與門的第一輸入端；

所述第一標志信號經(jīng)過第十非門后連接第二鎖存器的S輸入端，所述第二標志信號經(jīng)過第十一非門后連接第二鎖存器的R輸入端；

第二與門的第二輸入端連接第二鎖存器的輸出端，其第三輸入端連接使能信號，其輸出端連接第五比較器的使能端；

第五比較器的負向輸入端連接第五基準電壓，其正向輸入端連接所述振蕩器電路的時鐘端，其輸出端作為所述檢測外部時鐘信號模塊的輸出端；所述振蕩器電路的時鐘端還連接外部時鐘信號；

所述防內(nèi)外時鐘信號互擾模塊包括第十二非門、第十三非門、第十四非門、第十五非門、第五與非門、第三與門、第三鎖存器、第一D觸發(fā)器、第二D觸發(fā)器、第三PMOS管、第三NMOS管、第二電阻、第三電容和第三斯密特觸發(fā)器，

所述第一標志信號經(jīng)過第十二非門后連接第三鎖存器的S輸入端，所述第二標志信號經(jīng)過第十三非門后連接第三鎖存器的R輸入端；

第一D觸發(fā)器的數(shù)據(jù)輸入端連接高電平，其時鐘輸入端連接所述檢測外部時鐘信號模塊的輸出端，其置位端連接所述第一標志信號，其輸出端連接第五與非門的第一輸入端；

第五與非門的第二輸入端連接第三鎖存器的輸出端，其輸出端連接第三PMOS管和第三NMOS管的柵極；

第三PMOS管的源極連接電源，其漏極連接第二電阻的一端、第三電容的一端和第三斯密特觸發(fā)器的輸入端；

第三NMOS管的漏極連接第二電阻的另一端，其源極連接第三電容的另一端并接地；

第十四非門的輸入端連接第三斯密特觸發(fā)器的輸出端，其輸出端連接第二D觸發(fā)器的數(shù)據(jù)輸入端；

第二D觸發(fā)器的時鐘輸入端連接所述第一標志信號，其輸出端通過第十五非門后連接第三與門的第一輸入端；

第三與門的第二輸入端連接使能信號，其輸出端連接所述振蕩器主體模塊中第二比較器的使能端。