[發(fā)明專利]基于多路數(shù)據(jù)處理器的語音識別芯片

在審

• 申請?zhí)枺?/td>: 202010016699.6
• 申請日: 2020-01-08
• 公開（公告）號: CN111261169A
• 公開（公告）日: 2020-06-09
• 發(fā)明（設計）人: 劉鶴;李國剛;趙汀
• 申請（專利權）人: 上海齊網(wǎng)網(wǎng)絡科技有限公司
• 主分類號: G10L15/28
• 分類號: G10L15/28;G10L15/34
• 代理公司: 北京晟睿智杰知識產(chǎn)權代理事務所(特殊普通合伙) 11603
• 代理人: 于淼

1.一種基于多路數(shù)據(jù)處理器的語音識別芯片，其特征在于，包括：模擬轉(zhuǎn)數(shù)字信號編碼芯片、數(shù)字轉(zhuǎn)模擬信號解碼芯片、多路數(shù)據(jù)處理單元、接口單元和片上存儲器，其中，

所述接口單元與所述多路數(shù)據(jù)處理單元相耦接，所述接口單元包括并行的SPI接口單元、UART接口單元、GPIO接口單元和JTAG接口單元，用于與所述多路數(shù)據(jù)處理單元進行數(shù)據(jù)交互；

所述多路數(shù)據(jù)處理單元分別與所述模擬轉(zhuǎn)數(shù)字信號編碼芯片、所述數(shù)字轉(zhuǎn)模擬信號解碼芯片、所述接口單元和所述片上存儲器相耦接，用于控制和運算，所述多路數(shù)據(jù)處理單元包括多個數(shù)據(jù)處理器；

所述模擬轉(zhuǎn)數(shù)字信號編碼芯片與所述多路數(shù)據(jù)處理單元相耦接，用于將采集的語音模擬信號轉(zhuǎn)換為數(shù)字信號并發(fā)送至所述多路數(shù)據(jù)處理單元；

所述數(shù)字轉(zhuǎn)模擬信號解碼芯片與所述多路數(shù)據(jù)處理單元相耦接，用于將所述多路數(shù)據(jù)處理單元發(fā)送的數(shù)字信號轉(zhuǎn)換為語音模擬信號；

所述片上存儲器與所述多路數(shù)據(jù)處理單元相耦接，用于存儲數(shù)據(jù)和存儲程序。

2.根據(jù)權利要求1所述的基于多路數(shù)據(jù)處理器的語音識別芯片，其特征在于，所述語音識別芯片采用SoC結構。

3.根據(jù)權利要求1所述的基于多路數(shù)據(jù)處理器的語音識別芯片，其特征在于，所述片上存儲器包括并行的RAM程序存儲器、RAM數(shù)據(jù)存儲器和ROM程序存儲器，其中，

所述RAM程序存儲器用于存儲應用程序和驅(qū)動程序；

所述RAM數(shù)據(jù)存儲器用于存儲運行時所需要的數(shù)據(jù)；

所述ROM程序存儲器用于存儲語音識別及語音壓縮的算法。

4.根據(jù)權利要求1所述的基于多路數(shù)據(jù)處理器的語音識別芯片，其特征在于，所述接口單元傳輸?shù)剿龆嗦窋?shù)據(jù)處理器的數(shù)據(jù)包括稀疏信號。

5.根據(jù)權利要求4所述的基于多路數(shù)據(jù)處理器的語音識別芯片，其特征在于，所述多路數(shù)據(jù)處理單元得到的多個第二數(shù)據(jù)包括結構化數(shù)據(jù)、半結構化數(shù)據(jù)和非結構化數(shù)據(jù)。

6.根據(jù)權利要求4所述的基于多路數(shù)據(jù)處理器的語音識別芯片，其特征在于，所述多路數(shù)據(jù)處理單元將所述結構化數(shù)據(jù)、所述半結構化數(shù)據(jù)和所述非結構化數(shù)據(jù)排列成三路陣列；利用高階奇異值分解，將所述三路陣列分解為二階張量的矩陣模式；再將所述矩陣模式變換到稀疏域，進行分塊浮點量化處理。

7.根據(jù)權利要求1所述的基于多路數(shù)據(jù)處理器的語音識別芯片，其特征在于，還包括電源管理單元和時鐘發(fā)生器，其中，

所述電源管理單元與所述多路數(shù)據(jù)處理單元相耦接，用于管理語音識別芯片的電源；

所述時鐘發(fā)生器與所述多路數(shù)據(jù)處理單元相耦接，用于產(chǎn)生時鐘信號。