[發明專利]加速非線性數學計算的系統及方法

有效

• 申請號: 202010016390.7
• 申請日: 2020-01-08
• 公開（公告）號: CN111445016B
• 公開（公告）日: 2023-06-09
• 發明（設計）人: 陳彥妤;陳威仁;陳昱嘉
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 李慶波

1.一種用于加速非線性數學計算的系統，包括：

加速器，包括一組第一評估器以及一組第二評估器，其中每一所述第一評估器以及所述第二評估器是為評估各自的非線性函數指定的固定功能硬件電路；以及

處理器，耦合于所述加速器，所述處理器用于解碼指令集中的數學指令，發送識別非線性函數的信號到所述加速器，所述非線性函數對應于所述數學指令，以及從所述加速器接收所述非線性函數的輸出，

其中所述加速器根據所述信號用于使用一個第一評估器來評估所述非線性函數，以及，當所述信號識別所述非線性函數為復合函數時，對所述一個第一評估器的輸出額外地使用一個第二評估器。

2.如權利要求1所述的用于加速非線性數學計算的系統，其中所述指令集包括至少一個復合指令，所述復合指令指定所述數學指令以及由所述處理器執行的一個或多個指令，以及其中所述處理器用于并行解碼所述復合指令中的所述數學指令以及所述一個或多個指令。

3.如權利要求1所述的用于加速非線性數學計算的系統，其中所述加速器包括多個管線階段來在完成第一非線性函數的評估之前，評估一第二非線性函數。

4.如權利要求3所述的用于加速非線性數學計算的系統，其中所述處理器包括多個管線階段來在連續的時鐘周期中賦能所述加速器來評估所述第一非線性函數以及所述第二非線性函數。

5.如權利要求1所述的用于加速非線性數學計算的系統，其中所述加速器包括進一步第一評估單元以及第二評估單元，所述第一評估單元進一步包括所述一組第一評估器以及所述第二評估單元進一步包括所述一組第二評估器，以及

其中所述第一評估單元具有耦合于所述第二評估單元第一輸出路徑，以及旁路所述第二評估單元的第二輸出路徑。

6.如權利要求1所述的用于加速非線性數學計算的系統，其中所述處理器進一步包括累加器，來在多次迭代中累加來自所述加速器的非線性函數輸出。

7.如權利要求6所述的用于加速非線性數學計算的系統，其中所述處理器用于執行指令來使用所述累加的非線性函數輸出來計算softmax函數。

8.如權利要求1所述的用于加速非線性數學計算的系統，其中所述指令集包括指定復合函數的數學指令，以及其中每一復合函數是至少兩個非線性函數的復合。

9.如權利要求8所述的用于加速非線性數學計算的系統，其中所述復合函數包括至少一個sigmoid函數或雙曲線正切函數。

10.如權利要求1所述的用于加速非線性數學計算的系統，其中所述第一評估器用于評估非線性函數，所述非線性函數至少包括指數函數、對數函數、倒數函數以及三角函數之一。

11.如權利要求1所述的用于加速非線性數學計算的系統，其中所述處理器進一步包括存儲器來儲存查找表，所述查找表將所述非線性函數與索引以及輸入參數相關聯，所述索引識別所述非線性函數以及所述輸入參數將與所述信號一起被發送到所述加速器。

12.如權利要求1所述的用于加速非線性數學計算的系統，其中所述加速器進一步包括輸入接口以及輸出接口來分別轉換輸入數據格式以及轉換輸出數據格式。

13.一種用于加速非線性數學計算的方法，包括：

由加速器從處理器接收識別非線性函數的信號，所述非線性函數對應于所述處理器的指令集中的數學指令；

由所述加速器根據所述信號使用一個第一評估器評估所述非線性函數，以及，當所述信號識別所述非線性函數為復合函數時，對一個第一評估器的輸出額外地使用一個第二評估器，其中所述第一評估器以及所述第二評估器是為評估各自的非線性函數指定的固定功能硬件電路；以及

發送來自所述加速器的所述非線性函數的輸出到所述處理器。