[發(fā)明專利]一種時序偏差自適應補償電路結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 202010016202.0
• 申請日: 2020-01-08
• 公開（公告）號: CN111147054A
• 公開（公告）日: 2020-05-12
• 發(fā)明（設(shè)計）人: 杜濤;張東冬;李威
• 申請（專利權(quán)）人: 電子科技大學
• 主分類號: H03K5/13
• 分類號: H03K5/13
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.本發(fā)明的一種時序偏差自適應補償電路結(jié)構(gòu)，可用于數(shù)字電路中信號時序偏差的自適應修正，其特征在于，電路結(jié)構(gòu)包括延遲校準模塊、時序檢測模塊、延遲單元模塊以及信號選擇模塊；需要自適應補償?shù)男盘栐谧鳛殡娐饭δ苄盘柕耐瑫r，并聯(lián)進入時序檢測模塊，從時序檢測模塊輸出，進入延遲校準模塊，延遲校準模塊通過控制延遲單元模塊及信號選擇模塊完成對信號時序的自動補償，即電路的信號時序在產(chǎn)生偏差后得到自適應補償，從而保持電路穩(wěn)定的正常工作狀態(tài)。同時，本發(fā)明的電路也可引入外部預留編程接口，在用戶配置模式下，通過外部預留編程接口對延遲單元模塊及信號選擇模塊的控制信號進行自定義配置，從而實現(xiàn)對信號時序的自定義修調(diào)。

2.根據(jù)權(quán)利要求1所述的時序偏差自適應補償電路結(jié)構(gòu)，其特征在于，所述的延遲校準模塊由狀態(tài)鎖存器、主控狀態(tài)機、修調(diào)控制信號產(chǎn)生三部分構(gòu)成，在時序檢測模塊檢測出時序偏差后，所述主控狀態(tài)機可以根據(jù)時序檢測模塊輸入的信息，判斷是上升沿還是下降沿時序偏差，通過控制延遲單元模塊和信號選擇模塊對時序進行粗調(diào)及細調(diào)(其中粗調(diào)由信號選擇模塊對延遲可調(diào)范圍區(qū)段的配置選擇實現(xiàn)時序的粗略調(diào)整，細調(diào)由延遲單元模塊對延遲電容組的配置實現(xiàn)延遲時間的精細調(diào)整)，完成對時序偏差的自適應修正補償。

3.根據(jù)權(quán)利要求1所述的時序偏差自適應補償電路結(jié)構(gòu)，其特征在于，所述的延遲單元模塊由若干可配置基本延遲單元級聯(lián)構(gòu)成，所述可配置基本延遲單元由反相器鏈、延遲電容組及其并聯(lián)MOS管、可配置開關(guān)管構(gòu)成，所述延遲電容組分為N組，每組電容數(shù)目分別為2⁰,2¹,2²,2³,2⁴,…,2^N-1(N為自然數(shù)，N的取值由延遲時間可調(diào)范圍決定，N越大，延遲時間可調(diào)范圍就越大)，每個延遲電容組及其并聯(lián)MOS管與一個對應的可配置開關(guān)管串聯(lián)構(gòu)成一個可配置延遲分支，所有延遲電容組與反相器鏈的第一級反相器并聯(lián)，在可配置開關(guān)管的控制下使可配置延遲分支接入或不接入信號延遲通路，以實現(xiàn)對信號延遲時間的按需自由調(diào)整。當引入外部預留編程接口后，在用戶配置模式下，也可通過外部預留編程接口對延遲單元模塊的可配置開關(guān)管進行自定義配置，實現(xiàn)對信號延遲時間的用戶自定義調(diào)整。

4.根據(jù)權(quán)利要求1所述的時序偏差自適應補償電路結(jié)構(gòu)，其特征在于，所述的信號選擇模塊由二選一多路選擇器、四選一多路選擇器、D觸發(fā)器構(gòu)成，延遲單元模塊的輸出加載到信號選擇模塊，在自適應補償時，信號選擇模塊在延遲校準模塊控制下對延遲單元模塊的延遲輸出進行二選一或四選一選擇，二選一對信號選擇模塊輸出信號的下降沿時序偏差進行補償控制，四選一對信號選擇模塊輸出信號的上升沿時序偏差進行補償控制。當引入外部預留編程接口后，在用戶配置模式下，通過外部預留編程接口可對信號選擇模塊進行自定義配置，實現(xiàn)用戶自定義的信號時序修調(diào)。