[發明專利]三維存儲器及其制備方法

有效

• 申請號: 202010015739.5
• 申請日: 2020-01-07
• 公開（公告）號: CN111192880B
• 公開（公告）日: 2021-08-06
• 發明（設計）人: 耿萬波;薛磊;薛家倩;劉小欣;黃波;高庭庭
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11568
• 分類號: H01L27/11568;H01L27/11582
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 熊永強

本申請公開了一種三維存儲器及其制備方法。三維存儲器的制備方法包括:提供襯底；在襯底上形成隔離層；在三維存儲器中形成包括阻擋層與半導體層的存儲結構；其中，阻擋層圍設在半導體層的周邊；刻蝕所述存儲結構朝向襯底的一側，以暴露出半導體層；沿暴露出的半導體層形成第一半導體結構；其中，第一半導體結構連接半導體層，且至少部分隔離層位于襯底與第一半導體結構之間。本申請提供的三維存儲器的制備方法分步形成半導體結構，提高三維存儲器的良率。

技術領域

本申請涉及半導體制造技術領域，尤其涉及一種三維存儲器及其制備方法。

背景技術

三維(3Dimension,3D)存儲器作為一種典型的垂直溝道式三維存儲器，通常包括襯底以及位于襯底上的堆疊結構。三維存儲器的工藝制備過程中，需要先在堆疊結構內形成貫穿堆疊結構的多個溝槽，然后通過溝槽沿襯底及存儲結構外延生長形成“L”形狀半導體結構。但是，在外延生長形成“L”形狀半導體結構的過程中，存在半導體結構生長不良及不均勻的問題，導致制備三維存儲器的可靠性低。

發明內容

基于上述半導體結構生長不均一的問題，本申請提供了一種三維存儲器的制備方法，在沿存儲結構形成第一半導體結構的過程中，襯底上設有隔離層，避免存儲結構與襯底一起形成半導體結構而導致形成的半導體結構不均一，從而提高制備三維存儲器的可靠性。

第一方面，本申請提供了一種三維存儲器的制備方法。三維存儲器的制備方法包括：

提供襯底；

在所述襯底上形成隔離層；

在所述隔離層遠離所述襯底的一側形成堆疊結構層，且在所述堆疊結構層中形成包括阻擋層與半導體層的存儲結構；其中，所述阻擋層圍設在所述半導體層的周邊；

刻蝕朝向所述襯底一側的部分所述存儲結構，以暴露出所述半導體層；

沿暴露出的所述半導體層形成第一半導體結構；其中，所述第一半導體結構連接所述半導體層，且至少部分所述隔離層位于所述襯底與所述第一半導體結構之間。

在一種實施方式中，在所述“沿暴露出的所述半導體層形成第一半導體結構”之后或之前，所述制備方法還包括：

去除所述隔離層，以暴露出所述襯底；

沿暴露出的所述襯底形成第二半導體結構；其中，所述第二半導體結構連接所述第一半導體結構。

在一種實施方式中，在所述“在所述襯底上形成隔離層”之后，且在所述“在所述隔離層遠離所述襯底的一側形成堆疊結構層”之前，所述制備方法還包括：

在所述隔離層上形成犧牲層；

在所述“刻蝕朝向所述襯底一側的部分所述存儲結構，以暴露出所述半導體層”之前，所述制備方法還包括：

刻蝕所述犧牲層，以暴露出所述存儲結構鄰近所述襯底的一側。

在一種實施方式中，所述“在所述堆疊結構層中形成包括阻擋層與半導體層的存儲結構”包括：

刻蝕所述堆疊結構層，以形成貫穿所述堆疊結構層的溝道孔；

沿所述溝道孔的側壁形成阻擋層；

在所述溝道孔內形成半導體層。

在一種實施方式中，在所述“在所述堆疊結構層中形成包括阻擋層與半導體層的存儲結構”之后，且在所述“刻蝕朝向所述襯底一側的部分所述存儲結構，以暴露出所述半導體層”之前，所述制備方法還包括：

刻蝕所述堆疊結構層，以形成貫穿所述堆疊結構層的溝槽；

在所述溝槽的槽壁上形成保護層；