[發明專利]用于控制處理器的方法、裝置及其處理器

有效

• 申請號: 202010015567.1
• 申請日: 2020-01-07
• 公開（公告）號: CN113157078B
• 公開（公告）日: 2023-05-30
• 發明（設計）人: 請求不公布姓名
• 申請（專利權）人: 上海寒武紀信息科技有限公司
• 主分類號: G06F1/3234
• 分類號: G06F1/3234;G06F1/324
• 代理公司: 北京維昊知識產權代理事務所(普通合伙) 11804
• 代理人: 李波;孫新國

1.一種處理器，包括：

一個或多個處理電路；

多個時控電路，其中每個時控電路與所述多個處理電路中的一個或多個相連接；

指令獲取電路，其配置成在所述處理器上獲取用于調整所述一個或多個處理電路的功率的指令；以及

指令執行電路，其配置成基于所述指令來選擇一種消除模式，以及根據所述指令對部分或全部的多個時控電路進行操控，以指示所述時控電路以該消除模式對與其相連接的一個或多個處理電路的時鐘信號進行調整；

其中，在對時鐘信號進行調整中，所述指令執行電路配置成指示所述時控電路：消除所述處理電路的至少一個時鐘沿信號，以降低所述處理電路的功率；或者恢復消除的所述至少一個時鐘沿信號，以升高所述處理電路的功率；其中，每個時控電路所消除的時鐘沿信號與其他時控電路所消除的時鐘沿信號不重疊或者少重疊。

2.根據權利要求1所述的處理器，其中所述指令獲取電路配置成：

根據待執行的運算模式、數據類型、工作模式中的一項或多項來生成所述指令。

3.根據權利要求1所述的處理器，其中所述指令獲取電路配置成：

基于所述處理器的當前工作負載來生成所述指令。

4.根據權利要求1所述的處理器，其中所述指令獲取電路配置成：

接收來自于處理器外部的程序指令；或者

接收所述程序指令經編譯后形成的機器指令。

5.根據權利要求1所述的處理器，其中所述指令是微指令或微操作。

6.根據權利要求1所述的處理器，其中所述消除的時鐘沿信號與其他時控電路消除的時鐘沿信號以預定間隔交錯布置。

7.根據權利要求6所述的處理器，其中多個所述預定間隔與用于消除時鐘沿信號的多種消除模式相對應，所述指令執行電路還配置成：

基于所述指令來選擇多種消除模式中的一種消除模式；以及

指示所述時控電路以該消除模式相對應的預定間隔來消除所述處理電路的時鐘沿信號。

8.根據權利要求7所述的處理器，其中所述指令執行電路還配置成：

在指示所述時控電路以相關的消除模式來消除所述處理電路的時鐘沿信號前，確定選擇的消除模式是否與所述處理電路的當前消除模式相同；以及

響應于選擇的消除模式與所述當前消除模式不同，指示所述時控電路將所述當前消除模式改變到選擇的消除模式；或者

響應于選擇的消除模式與所述當前消除模式相同，指示所述時控電路保持在所述當前消除模式。

9.根據權利要求1、6-8的任意一項所述的處理器，其中在對連接的所述處理電路的時鐘信號進行調整前，所述指令執行電路還配置成對所述一個或多個處理電路執行同步操作。

10.根據權利要求9所述的處理器，其中在所述同步操作中，所述指令執行電路還配置成：

確定多個處理電路是否處于空閑狀態；以及

響應于確定多個處理電路處于所述空閑狀態，指示對應的多個時控電路對所述多個處理電路的時鐘信號進行相應的調整。

11.一種集成電路裝置，包括根據權利要求1-10的任意一項所述的處理器。