[發明專利]基于布線資源的布局布線控制方法及裝置、系統

有效

• 申請號: 202010012743.6
• 申請日: 2020-01-07
• 公開（公告）號: CN111222295B
• 公開（公告）日: 2022-07-12
• 發明（設計）人: 王興剛;魏山菊;李海波;歐福超;劉陽;呂文飛;閔祥偉;肖文林;李超棟;宋寧
• 申請（專利權）人: 廣東高云半導體科技股份有限公司
• 主分類號: G06F30/34
• 分類號: G06F30/34;G06F30/392
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 肖宇揚;江銀會

本發明公開了基于布線資源的布局布線控制方法及裝置、系統，包括：布線裝置根據布局裝置生成的布局結果執行布線操作得到布線結果；布線裝置判斷布線結果所使用的布線資源是否滿足預先確定出的布線資源條件；當判斷出布線資源不滿足布線資源條件時，布線裝置生成布局導向信息，布局導向信息用于提供給布局裝置；當獲取到布線裝置生成的布局導向信息時，布局裝置根據布局導向信息優化布局結果以生成新的布局結果，布局裝置生成的布局結果用于提供給布線裝置。可見，本發明能夠以布線結果使用的布線資源最小為目標循環執行布局布線及布局反饋操作，實現了布局布線結果的動態調整，能夠有效減少布線資源的使用，進而有利于提高布線資源的利用率。

技術領域

本發明涉及FPGA技術領域，尤其涉及一種基于布線資源的布局布線控制方法及裝置、系統。

背景技術

FPGA(Field-Programmable Gate Array，現場可編程門陣列)的設計流程是利用EDA(Electronics Design Automation，電子設計自動化)開發軟件和編程工具對FPGA芯片進行開發的過程。EDA開發軟件的開發流程主要包括前端的邏輯綜合流程及后端的布局布線、時序分析和功耗分析等流程，邏輯綜合流程主要用于將用戶設計轉化為器件網表并對器件網表進行優化，布局布線流程則是將器件網表映射到芯片的物理位置上并根據器件網表中器件間的連接關系進行布線，時序分析則是在布局布線結果的基礎上進行相應的分析，當時序目標達到后，最終產生輸出文件。可見，布局布線結果的質量將直接影響芯片資源的使用以及時序的高低。

然而，在當前的布局布線方法中，布局和布線兩者之間沒有直接關系，也即布局過程和布線過程是相互獨立執行的，布局結果產生后不再更改，布線過程只能在布局結果的基礎上進行，這導致布線完成后生成的布線結果中所使用的布線資源不可更改，不利于減少布線資源的使用，進而導致了布線資源利用率低的情況。

發明內容

本發明所要解決的技術問題在于，提供一種基于布線資源的布局布線控制方法及裝置、系統，能夠有效減少布線資源的使用，進而有利于提高布線資源的利用率。

為了解決上述技術問題，本發明實施例第一方面公開了一種基于布線資源的布局布線控制方法，所述方法包括：

布線裝置根據布局裝置生成的布局結果執行布線操作得到布線結果；

所述布線裝置判斷所述布線結果所使用的布線資源是否滿足預先確定出的布線資源條件；

當判斷出所述布線資源不滿足所述布線資源條件時，所述布線裝置生成布局導向信息，所述布局導向信息用于提供給所述布局裝置以引導所述布局裝置優化所述布局結果；

當獲取到所述布線裝置生成的所述布局導向信息時，所述布局裝置根據所述布局導向信息優化所述布局結果以生成新的布局結果；

其中，所述布局裝置生成的所述布局結果用于提供給所述布線裝置。

作為一種可選的實施方式，在本發明實施例第一方面中，所述布線裝置判斷所述布線結果所使用的布線資源是否滿足預先確定出的布線資源條件，包括：

所述布線裝置判斷所述布線結果所使用的布線資源的量化值是否大于預先確定出的布線資源最小值；

當判斷出所述布線資源的量化值大于所述布線資源最小值時，所述布線裝置確定所述布線資源不滿足布線資源條件。

作為一種可選的實施方式，在本發明實施例第一方面中，所述方法還包括：

當判斷出所述布線資源的量化值小于所述布線資源最小值時，所述布線裝置將所述布線資源最小值更新為所述布線資源的量化值，得到新的布線資源最小值，并存儲所述布線資源對應的所述布線結果。

作為一種可選的實施方式，在本發明實施例第一方面中，所述布線裝置判斷所述布線結果所使用的布線資源是否滿足預先確定出的布線資源條件之后，所述方法還包括：