[發(fā)明專利]一種基于FT3協(xié)議的報(bào)文解碼方法及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 202010006855.0
• 申請日: 2020-01-03
• 公開（公告）號: CN111181995B
• 公開（公告）日: 2022-04-12
• 發(fā)明（設(shè)計(jì)）人: 邢超;李勝男;劉明群;何鑫;馬紅升;陳勇;張麗;奚鑫澤
• 申請（專利權(quán)）人: 云南電網(wǎng)有限責(zé)任公司電力科學(xué)研究院
• 主分類號: H04L69/22
• 分類號: H04L69/22;H04L69/08;G06Q50/06
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理有限公司 11363
• 代理人: 逯長明;許偉群

1.一種基于FT3協(xié)議的報(bào)文解碼方法，其特征在于，所述方法應(yīng)用于報(bào)文解析系統(tǒng)，所述報(bào)文解析系統(tǒng)包括：與換流站中待測設(shè)備連接的FPGA電路以及與所述FPGA電路連接的上位機(jī)，所述方法包括：

所述FPGA電路獲取待測設(shè)備傳輸?shù)哪繕?biāo)數(shù)字報(bào)文；

所述FPGA電路解析所述目標(biāo)數(shù)字報(bào)文中的通道參數(shù)數(shù)據(jù)，并將所述通道參數(shù)數(shù)據(jù)發(fā)送至所述上位機(jī)；

所述上位機(jī)對所述通道參數(shù)數(shù)據(jù)進(jìn)行處理，獲得所述目標(biāo)數(shù)字報(bào)文對應(yīng)的傳輸數(shù)據(jù)，所述傳輸數(shù)據(jù)包括電壓數(shù)據(jù)和電流數(shù)據(jù)；

所述FPGA電路獲取待測設(shè)備傳輸?shù)哪繕?biāo)數(shù)字報(bào)文，包括：

所述FPGA電路獲取待測設(shè)備傳輸?shù)臄?shù)字報(bào)文；

所述FPGA電路判斷所述數(shù)字報(bào)文的初始字符是否與預(yù)設(shè)起始參數(shù)數(shù)據(jù)相同；

如果是，所述FPGA電路將所述初始字符作為所述數(shù)字報(bào)文的起始端，從所述起始端開始，持續(xù)接收所述數(shù)字報(bào)文；

所述FPGA電路查找所述數(shù)字報(bào)文中的校驗(yàn)碼；

所述FPGA電路按照接收順序統(tǒng)計(jì)相鄰兩個(gè)校驗(yàn)碼之間的字節(jié)數(shù)量；

所述FPGA電路判斷所述字節(jié)數(shù)量是否達(dá)到預(yù)設(shè)閾值；

如果所述字節(jié)數(shù)量達(dá)到預(yù)設(shè)閾值，則所述FPGA電路繼續(xù)查找下一個(gè)校驗(yàn)碼；

如果所述字節(jié)數(shù)量未達(dá)到預(yù)設(shè)閾值，所述FPGA電路將未達(dá)到預(yù)設(shè)閾值的相鄰兩個(gè)校驗(yàn)碼中的后一個(gè)校驗(yàn)碼作為第一校驗(yàn)碼，將所述第一校驗(yàn)碼作為第一結(jié)束端，獲取所述起始端和所述第一結(jié)束端之間的數(shù)字報(bào)文作為目標(biāo)數(shù)字報(bào)文。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，如果所述字節(jié)數(shù)量達(dá)到預(yù)設(shè)閾值，則所述FPGA電路繼續(xù)查找下一個(gè)校驗(yàn)碼之后，還包括：

所述FPGA電路檢測所述下一個(gè)校驗(yàn)碼之前是否出現(xiàn)與預(yù)設(shè)起始參數(shù)數(shù)據(jù)相同的字符；

如果是，則將下一個(gè)校驗(yàn)碼之前，達(dá)到預(yù)設(shè)閾值的相鄰兩個(gè)校驗(yàn)碼中的后一個(gè)校驗(yàn)碼作為第二校驗(yàn)碼，將所述第二校驗(yàn)碼作為所述目標(biāo)數(shù)字報(bào)文的第二結(jié)束端，所述起始端和所述第二結(jié)束端之間的數(shù)字報(bào)文為目標(biāo)數(shù)字報(bào)文。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述FPGA電路解析所述目標(biāo)數(shù)字報(bào)文中的通道參數(shù)數(shù)據(jù)，包括：

所述FPGA電路根據(jù)所述目標(biāo)數(shù)字報(bào)文中各個(gè)字節(jié)位置對應(yīng)的字節(jié)標(biāo)識，查找所述通道參數(shù)數(shù)據(jù)對應(yīng)的目標(biāo)字節(jié)位置；

所述FPGA電路將所述目標(biāo)字節(jié)位置對應(yīng)的字符作為所述通道參數(shù)數(shù)據(jù)。

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述上位機(jī)對所述通道參數(shù)數(shù)據(jù)進(jìn)行處理，獲得所述目標(biāo)數(shù)字報(bào)文對應(yīng)的傳輸數(shù)據(jù)，包括：

所述上位機(jī)獲取通道參數(shù)數(shù)據(jù)中的電壓碼值；

所述上位機(jī)將所述電壓碼值和預(yù)設(shè)電壓換算系數(shù)的商作為所述目標(biāo)數(shù)字報(bào)文對應(yīng)的電壓數(shù)據(jù)；

所述上位機(jī)獲取通道參數(shù)數(shù)據(jù)中的電流碼值；

所述上位機(jī)將所述電流碼值和預(yù)設(shè)電流換算系數(shù)的商作為所述目標(biāo)數(shù)字報(bào)文對應(yīng)的電流數(shù)據(jù)。