[發明專利]一種防雷芯片的氧化鋅壓敏電阻用瓷粉及其制備方法

在審

• 申請號: 202010005759.4
• 申請日: 2020-01-03
• 公開（公告）號: CN111153693A
• 公開（公告）日: 2020-05-15
• 發明（設計）人: 王建文
• 申請（專利權）人: 西安恒翔電子新材料有限公司
• 主分類號: C04B35/453
• 分類號: C04B35/453;C04B35/626;H01C7/108;H01C7/112
• 代理公司: 西安科果果知識產權代理事務所(普通合伙) 61233
• 代理人: 李英俊

1.一種防雷芯片的氧化鋅壓敏電阻用瓷粉，其特征在于，由以下摩爾份的組分制成：

ZnO 88～98份、Bi₂O₃0.2～6.0份、Sb₂O₃0.1～3.0份、Co₃O₄0.2～2.0份、MnCO₃0.1～1.0份、B₂O₃0.01～0.1份；

將Bi₂O₃、Sb₂O₃、Co₃O₄的納米粉末與Bi₂O₃、Sb₂O₃、Co₃O₄的微米粉末混合，再與MnCO₃、B₂O₃混合研磨得混合物，將混合物與ZnO混合后研磨，噴霧干燥后制得防雷芯片的氧化鋅壓敏電阻用瓷粉；其中，

Bi₂O₃的納米粉末的添加量是Bi₂O₃的微米粉末的10～20at％；Sb₂O₃的納米粉末的添加量是Sb₂O₃的微米粉末的10～20at％；Co₃O₄的納米粉末的添加量是Co₃O₄的微米粉末的的30～50at％。

2.一種防雷芯片的氧化鋅壓敏電阻用瓷粉的制備方法，其特征在于，包括如下步驟：

將0.2～6.0摩爾份的Bi₂O₃、0.1～3.0摩爾份的Sb₂O₃和0.2～2.0摩爾份的Co₃O₄采用化學共沉淀法制得納米粉末，然后將Bi₂O₃、Sb₂O₃、Co₃O₄的納米粉末與Bi₂O₃、Sb₂O₃、Co₃O₄的微米粉末混合后再與0.1～1.0摩爾份的MnCO₃、0.01～0.1摩爾份的B₂O₃混合進行預研磨制得混合物，將混合物與88～98摩爾份的ZnO混合后進行研磨，噴霧干燥后得防雷芯片的氧化鋅壓敏電阻用瓷粉。

3.根據權利要求2所述的防雷芯片的氧化鋅壓敏電阻用瓷粉的制備方法，其特征在于，所述的混合物的制備方法為：將Bi₂O₃、Sb₂O₃和Co₃O₄制成納米粉末后，然后將Bi₂O₃、Sb₂O₃、Co₃O₄的納米粉末與Bi₂O₃、Sb₂O₃、Co₃O₄的微米粉末混合，再與MnCO₃、B₂O₃混合后加入至以∮5氧化鋯球為介質球的砂磨機中，加入去離子水，濕法球磨1小時得混合物。

4.根據權利要求3所述的防雷芯片的氧化鋅壓敏電阻用瓷粉的制備方法，其特征在于，所述的去離子水的用量為所述的納米粉末、微米粉末、MnCO₃和B₂O₃的總量的45％。