[發(fā)明專利]一種自動(dòng)適配波特率方法、智能終端及儲(chǔ)存介質(zhì)

有效

• 申請(qǐng)?zhí)枺?/td>: 202010002515.0
• 申請(qǐng)日: 2020-01-02
• 公開（公告）號(hào): CN111211869B
• 公開（公告）日: 2022-08-23
• 發(fā)明（設(shè)計(jì)）人: 梁棟;吳閩華;孟慶曉;劉文清
• 申請(qǐng)（專利權(quán)）人: 深圳震有科技股份有限公司
• 主分類號(hào): H04L1/00
• 分類號(hào): H04L1/00
• 代理公司: 深圳市君勝知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44268
• 代理人: 王永文;陳專

本發(fā)明公開了一種自動(dòng)適配波特率方法、智能終端及儲(chǔ)存介質(zhì)；所述自動(dòng)適配波特率方法包括：對(duì)端設(shè)備，和與所述對(duì)端設(shè)備連接以接收或發(fā)送數(shù)據(jù)的本端設(shè)備；所述本端設(shè)備包括CPU，所述CPU通過GPIO與輸入數(shù)據(jù)線連接；所述本端設(shè)備接收測(cè)試信息；CPU通過所述GPIO檢測(cè)所述輸入數(shù)據(jù)線內(nèi)電平值，并按所述輸入數(shù)據(jù)線的電平跳變周期計(jì)數(shù)，同時(shí)記錄計(jì)數(shù)的開始時(shí)間和結(jié)束時(shí)間；所述CPU計(jì)算波特率后將波特率至所述本端設(shè)備。本發(fā)明將本端設(shè)備CPU通過GPIO線與輸入數(shù)據(jù)線連接，以檢測(cè)輸入數(shù)據(jù)線的電平，進(jìn)而檢測(cè)對(duì)端設(shè)備傳輸數(shù)據(jù)的波特率，同步本端設(shè)備與對(duì)端設(shè)備，避免人工設(shè)置波特率的工作，提高工作效率。

技術(shù)領(lǐng)域

本發(fā)明涉及嵌入式驅(qū)動(dòng)技術(shù)領(lǐng)域，尤其涉及一種自動(dòng)適配波特率方法、智能終端及儲(chǔ)存介質(zhì)。

背景技術(shù)

在異步串行數(shù)據(jù)的傳輸中，兩個(gè)設(shè)備之間的傳輸波特率必須相同，才可以實(shí)現(xiàn)正常的傳輸。但是從本端設(shè)備的角度上來說，每次對(duì)接的對(duì)端設(shè)備的波特率都不盡相同，因此每次都需要人工手動(dòng)設(shè)置波特率，使得兩邊的波特率一致才能開始正常的傳輸。如何實(shí)現(xiàn)本端設(shè)備可以根據(jù)對(duì)端設(shè)備自動(dòng)設(shè)置波特率，成為業(yè)界亟待解決的一個(gè)問題。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中在更換對(duì)端設(shè)備時(shí)，需要對(duì)本端設(shè)備反復(fù)調(diào)試波特率的問題，本發(fā)明提出一種應(yīng)用于本端設(shè)備上，且可以根據(jù)對(duì)端設(shè)備傳輸速率自動(dòng)適配波特率方法、智能終端及儲(chǔ)存介質(zhì)。

本發(fā)明通過以下技術(shù)方案實(shí)現(xiàn)的：

一種自動(dòng)適配波特率的方法，包括：對(duì)端設(shè)備，和與所述對(duì)端設(shè)備連接以接收或發(fā)送數(shù)據(jù)的本端設(shè)備；所述本端設(shè)備包括CPU，所述CPU通過GPIO與所述本端設(shè)備的輸入數(shù)據(jù)線連接；

所述本端設(shè)備接收所述對(duì)端設(shè)備通過所述輸入數(shù)據(jù)線發(fā)送的測(cè)試信息；

CPU通過所述GPIO檢測(cè)所述輸入數(shù)據(jù)線內(nèi)電平值，并按所述輸入數(shù)據(jù)線的電平跳變周期計(jì)數(shù)；

所述CPU記錄計(jì)數(shù)的開始時(shí)間和結(jié)束時(shí)間；

所述CPU根據(jù)所述開始時(shí)間、所述結(jié)束時(shí)間和計(jì)數(shù)總量計(jì)算波特率；

所述CPU設(shè)置所述波特率至所述本端設(shè)備。

所述的自動(dòng)適配波特率的方法，其中，所述本端設(shè)備接收所述對(duì)端設(shè)備通過所述輸入數(shù)據(jù)線發(fā)送的測(cè)試信息之前還包括：

預(yù)設(shè)所述對(duì)端設(shè)備，取消所述對(duì)端設(shè)備的流量控制；

預(yù)設(shè)所述對(duì)端設(shè)備的傳輸位數(shù)為8數(shù)據(jù)位；

預(yù)設(shè)所述測(cè)試信息，所述測(cè)試信息使所述輸入數(shù)據(jù)線的電平呈周期式升降變化。

所述的自動(dòng)適配波特率的方法，其中，所述本端設(shè)備接收所述對(duì)端設(shè)備通過所述輸入數(shù)據(jù)線發(fā)送的測(cè)試信息具體包括：

所述本端設(shè)備每隔預(yù)設(shè)時(shí)間接收一次所述對(duì)端設(shè)備發(fā)送的所述測(cè)試信息；

所述本端設(shè)備每接收一次所述測(cè)試信息，所述CPU計(jì)算一次波特率。

所述的自動(dòng)適配波特率的方法，其中，所述CPU通過所述GPIO檢測(cè)所述輸入數(shù)據(jù)線內(nèi)電平值，并按所述輸入數(shù)據(jù)線的電平跳變周期計(jì)數(shù)之前還包括：

預(yù)設(shè)所述GPIO為輸入；

預(yù)設(shè)所述GPIO沿所述輸入數(shù)據(jù)線內(nèi)電平下降中斷；

所述CPU通過所述GPIO檢測(cè)所述輸入數(shù)據(jù)線內(nèi)電平值，并按所述輸入數(shù)據(jù)線的電平跳變周期計(jì)數(shù)具體包括：

所述GPIO檢測(cè)到所述輸入數(shù)據(jù)線內(nèi)電平跳變?yōu)楦唠娖街恋碗娖綍r(shí)，所述GPIO向所述CPU發(fā)送一次中斷；

所述CPU每接收一次所述中斷，所述CPU記數(shù)一次。