[發明專利]3D存儲器件及其制造方法

有效

• 申請號: 202010001944.6
• 申請日: 2020-01-02
• 公開（公告）號: CN111180454B
• 公開（公告）日: 2023-01-20
• 發明（設計）人: 李思晢;周玉婷;湯召輝;張磊;曾凡清
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H10B41/35
• 分類號: H10B41/35;H10B41/41;H10B41/42;H10B41/27;H10B43/35;H10B43/40;H10B43/27
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;劉靜

本申請公開了一種3D存儲器件及其制造方法。該制造方法包括：在襯底上形成第一疊層結構，包括交替堆疊的多個層間絕緣層與柵極導體層，第一疊層結構具有第一臺階結構；形成覆蓋第一臺階結構與襯底的第一填充層；形成覆蓋第一疊層結構的第二疊層結構，包括交替堆疊的多個層間絕緣層與柵極導體層，第二疊層結構具有第二臺階結構；形成多個第一虛擬溝道柱，第一虛擬溝道柱的至少部分位于第二臺階結構中，至少一個第一虛擬溝道柱的頂面為第二臺階結構的臺階面。該制造方法通過將虛擬溝道柱的頂面與臺階結構的臺階面共面，解決了器件平整度差的問題。

技術領域

本發明涉及存儲器技術，更具體地，涉及3D存儲器件及其制造方法。

背景技術

半導體技術的發展方向是特征尺寸的減小和集成度的提高。對于存儲器件而言，存儲器件的存儲密度的提高與半導體制造工藝的進步密切相關。隨著半導體制造工藝的特征尺寸越來越小，存儲器件的存儲密度越來越高。

為了進一步提高存儲密度，已經開發出三維結構的存儲器件(即，3D存儲器件)。該3D存儲器件包括沿著垂直方向堆疊的多個存儲單元，在單位面積的晶片上可以成倍地提高集成度，并且可以降低成本。

在3D存儲器件中，一般采用柵疊層結構以及溝道柱提供選擇晶體管和存儲晶體管，采用導電通道形成外圍電路與存儲單元的互聯，隨著柵疊層結構堆疊的層數不斷增加，需要分別形成兩個堆疊的柵疊層結構，并分別形成上下溝道孔，存在溝道孔對準效果不好以及器件的平整度差的問題。因此，希望進一步改進3D存儲器件的制造工藝，從而提高3D存儲器件的良率。

發明內容

本發明的目的是提供一種改進的3D存儲器件及其制造方法，通過將虛擬溝道柱的頂面與臺階結構的臺階面共面，解決了器件平整度差的問題。

根據本發明的一方面，提供了一種3D存儲器件的制造方法，包括：在襯底上形成第一疊層結構，包括交替堆疊的多個層間絕緣層與柵極導體層，所述第一疊層結構具有第一臺階結構；形成覆蓋所述第一臺階結構與所述襯底的第一填充層；形成覆蓋所述第一疊層結構的第二疊層結構，包括交替堆疊的多個層間絕緣層與柵極導體層，所述第二疊層結構具有第二臺階結構；形成多個第一虛擬溝道柱，所述第一虛擬溝道柱的至少部分位于所述第二臺階結構中，至少一個所述第一虛擬溝道柱的頂面為所述第二臺階結構的臺階面。

可選地，在形成所述第二臺階結構之前，形成所述第一虛擬溝道柱的方法包括：形成多個第一犧牲結構，所述多個第一犧牲結構自所述第一疊層結構表面向所述襯底方向延伸并穿過所述第一疊層結構，所述第二疊層結構覆蓋所述多個第一犧牲結構；形成穿過所述第二疊層結構的多個第一虛擬溝道孔，以暴露對應的所述第一犧牲結構；經所述第一虛擬溝道孔去除所述第一犧牲結構以延伸所述第一虛擬溝道孔，使所述第一虛擬溝道孔依次穿過所述第二疊層結構與所述第一疊層結構；以及在所述第一虛擬溝道孔中形成第一虛擬溝道柱。

可選地，形成所述第二臺階結構的方法包括：在形成所述第一虛擬溝道柱之后，同時刻蝕所述第一虛擬溝道柱與所述第二疊層結構形成所述第二臺階結構。

可選地，還包括形成多個第二虛擬溝道柱，至少一個所述第二虛擬溝道柱自所述第一填充層向所述襯底方向延伸，所述第二虛擬溝道柱的至少部分位于所述第一臺階結構中。

可選地，在形成所述第二臺階結構之前，所述第二疊層結構還覆蓋所述第一填充層，形成所述第二虛擬溝道柱的方法包括：形成多個第二犧牲結構，所述多個第二犧牲結構自第一填充層表面向所述襯底方向延伸并穿過所述第一填充層與所述第一臺階結構，所述第二疊層結構覆蓋所述多個第二犧牲結構；形成穿過所述第二疊層結構的多個第二虛擬溝道孔，以暴露對應的所述第二犧牲結構；經所述第二虛擬溝道孔去除所述第二犧牲結構以延伸所述第二虛擬溝道孔，使所述第二虛擬溝道孔依次穿過所述第二疊層結構、所述第一填充層以及所述第一臺階結構；以及在所述第二虛擬溝道孔中形成第二虛擬溝道柱，其中，在形成所述第二臺階結構時，所述第一填充層上方的所述第二疊層結構與所述第二虛擬溝道柱被去除。