[發明專利]差動放大電路、接收電路以及半導體集成電路

在審

• 申請號: 201980102950.6
• 申請日: 2019-12-17
• 公開（公告）號: CN114788174A
• 公開（公告）日: 2022-07-22
• 發明（設計）人: 藤村拓彌;加納英樹
• 申請（專利權）人: 株式會社索思未來
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 舒艷君

1.一種差動放大電路，其中，具有：

差動放大電路部；以及

復制放大電路部，

上述差動放大電路部具有：

第一晶體管以及第二晶體管，設置在電流源電路與負載電路之間，在柵極接受差動輸入信號，在漏極生成差動輸出信號；以及

第三晶體管，連接在上述第一晶體管以及第二晶體管的源極之間，在柵極接受控制信號，

上述復制放大電路部具有：

電壓生成電路，生成第一基準電壓以及第二基準電壓；

第一復制晶體管以及第二復制晶體管，是上述第一晶體管以及第二晶體管的復制品，在柵極接受上述第一基準電壓以及第二基準電壓，在漏極生成復制輸出信號；

第三復制晶體管，連接在上述第一復制晶體管以及第二復制晶體管的源極之間，在柵極接受上述控制信號；以及

運算放大器，根據上述第一基準電壓以及第二基準電壓中的至少一方與上述復制輸出信號之差，生成上述控制信號，

上述運算放大器生成上述控制信號，以使得上述復制放大電路部的增益恒定。

2.根據權利要求1所述的差動放大電路，其中，

上述電流源電路具有第四晶體管以及第五晶體管，

上述負載電路具有第一負載電路以及第二負載電路，

上述第一晶體管的源極與上述第四晶體管的漏極連接，

上述第一晶體管的漏極與上述第一負載電路連接，

上述第二晶體管的源極與上述第五晶體管的漏極連接，

上述第二晶體管的漏極與上述第二負載電路連接，

上述第四晶體管的柵極與上述第五晶體管的柵極相互連接，并被供給第一偏置電壓。

3.根據權利要求2所述的差動放大電路，其中，

上述復制放大電路部具有：

第四復制晶體管，漏極與上述第一復制晶體管的源極連接；

第五復制晶體管，漏極與上述第二復制晶體管的源極連接；

第三負載電路，與上述第一復制晶體管的漏極連接；以及

第四負載電路，與上述第二復制晶體管的漏極連接，

上述第四復制晶體管的柵極與上述第五復制晶體管的柵極相互連接，并被供給上述第一偏置電壓。

4.根據權利要求3所述的差動放大電路，其中，

上述電壓生成電路具有：

第六晶體管，漏極與上述第一復制晶體管的柵極連接，柵極與上述第四復制晶體管的柵極連接；

第一電阻，與上述第一復制晶體管的柵極連接；

第七晶體管，漏極與上述第二復制晶體管的柵極連接，柵極與上述第五復制晶體管的柵極連接；以及

第二電阻，與上述第二復制晶體管的柵極連接。

5.根據權利要求4所述的差動放大電路，其中，

上述第六晶體管的柵極和上述第七晶體管的柵極被供給上述第一偏置電壓。

6.根據權利要求4所述的差動放大電路，其中，

上述第一晶體管～第七晶體管和上述第一復制晶體管～第五復制晶體管是p溝道場效應晶體管，

上述第四晶體管～第七晶體管的源極和上述第四復制晶體管以及第五復制晶體管的源極與電源電位節點連接，

上述第一負載電路連接在上述第一晶體管的漏極與電位比上述電源電位節點低的基準電位節點之間，

上述第二負載電路連接在上述第二晶體管的漏極與上述基準電位節點之間，

上述第三負載電路連接在上述第一復制晶體管的漏極與上述基準電位節點之間，

上述第四負載電路連接在上述第二復制晶體管的漏極與上述基準電位節點之間。

7.根據權利要求6所述的差動放大電路，其中，還具有：

第八晶體管，源極與上述電源電位節點連接，柵極以及漏極相互連接；

第九晶體管，漏極與上述第八晶體管的漏極連接，源極與上述基準電位節點連接；以及

偏置生成器，對上述第九晶體管的柵極供給第二偏置電壓，

在上述第八晶體管的柵極生成上述第一偏置電壓。