[發明專利]半導體裝置以及半導體裝置的制造方法

在審

• 申請號: 201980096756.1
• 申請日: 2019-05-29
• 公開（公告）號: CN113875018A
• 公開（公告）日: 2021-12-31
• 發明（設計）人: 小西和也;樽井陽一郎;丹羽弘樹;岡部博明;渡邊寬
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L21/336;H01L29/12;H01L29/78
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 李今子

1.一種半導體裝置，具備：

第1導電類型的漂移層(4)；

所述漂移層(4)的上表面的表層中的第2導電類型的基極層(5)；

所述基極層(5)的表層中的第1導電類型的源極層(6)；

柵極絕緣膜(8)，與被所述源極層(6)和所述漂移層(4)夾著的所述基極層(5)接觸；

柵極電極(9)，與所述柵極絕緣膜(8)接觸；

層間絕緣膜(10)，覆蓋所述柵極電極(9)；

發射極電極(11)，覆蓋所述源極層(6)的上表面及所述層間絕緣膜(10)；

所述漂移層(4)的下表面的一部分中的第1導電類型的漏極層(2、2D)；

所述漂移層(4)的下表面的一部分中的多個第2導電類型的集電極層(1)；

第1導電類型的虛設層(3、3B、3C、3D)，在所述漂移層(4)的下表面的一部分被多個所述集電極層(1)夾著；以及

集電極電極(14)，與所述集電極層(1)歐姆接觸，

所述虛設層(3、3B、3C、3D)的被多個所述集電極層(1)夾著的方向即第1方向上的寬度(L1)比所述漏極層(2、2D)的所述第1方向上的寬度(L2)窄。

2.根據權利要求1所述的半導體裝置，其中，

所述虛設層(3、3B、3C、3D)的所述第1方向上的寬度(L1)比所述集電極層(1)的所述第1方向上的寬度(L3)窄。

3.根據權利要求1或者2所述的半導體裝置，其中，

所述集電極電極(14)經由第2導電類型的硅化物層(12)與所述集電極層(1)歐姆接觸。

4.根據權利要求3所述的半導體裝置，其中，

還具備所述虛設層(3C)與所述硅化物層(12)之間的第2導電類型的第1分離層(32C)。

5.根據權利要求1至4中的任意一項所述的半導體裝置，其中，

所述虛設層(3、3B、3C、3D)不與所述集電極電極(14)歐姆接觸。

6.根據權利要求1至5中的任意一項所述的半導體裝置，其中，

還具備所述虛設層(3)與所述集電極電極(14)之間的絕緣層(31)。

7.根據權利要求1至6中的任意一項所述的半導體裝置，其中，

還具備所述虛設層(3B)與所述漂移層(4)之間的第2導電類型的第2分離層(32)。

8.根據權利要求1至7中的任意一項所述的半導體裝置，其中，

還具備所述虛設層(3D)與所述漂移層(4)之間的、具有比所述虛設層(3D)低的雜質濃度的第1導電類型的雜質層(33)。

9.根據權利要求1至8中的任意一項所述的半導體裝置，其中，所述漂移層(4)包括SiC。

10.一種半導體裝置的制造方法，

在第1導電類型的半導體基板(41)的上表面形成多個溝槽(42)，

在包括多個所述溝槽(42)內的所述半導體基板(41)的上表面，通過第2導電類型的外延生長使第2導電類型的雜質層沉積，

去除在除了所述溝槽(42)內以外的區域形成的所述雜質層，

將所述溝槽(42)內的所述雜質層設為集電極層(1)，將被多個所述溝槽(42)夾著的第1導電類型的層設為虛設層(3、3B、3C、3D)，將所述溝槽(42)的外側的第1導電類型的層設為漏極層(2、2D)，

在所述半導體基板(41)的上表面，通過第1導電類型的外延生長形成第1導電類型的漂移層(4)，

直至所述集電極層(1)露出，去除所述半導體基板(41)的下表面，

所述虛設層(3、3B、3C、3D)的被多個所述集電極層(1)夾著的方向即第1方向上的寬度(L1)比所述漏極層(2、2D)的所述第1方向上的寬度(L2)窄。