[發(fā)明專利]跨時鐘域同步電路以及方法

有效

• 申請?zhí)枺?/td>: 201980094534.6
• 申請日: 2019-03-26
• 公開（公告）號: CN113615088B
• 公開（公告）日: 2023-07-14
• 發(fā)明（設(shè)計）人: 白玉晶
• 申請（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號: H03K19/00
• 分類號: H03K19/00
• 代理公司: 深圳市深佳知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44285
• 代理人: 閔晶晶

1.一種跨時鐘域同步電路，其特征在于，所述跨時鐘域同步電路包括時鐘域通道電路、寫地址產(chǎn)生電路、讀地址產(chǎn)生電路以及數(shù)據(jù)緩存電路，其中:

所述寫地址產(chǎn)生電路用于根據(jù)寫使能信號得到寫地址，所述寫地址用于控制所述數(shù)據(jù)緩存電路接收輸入數(shù)據(jù)，所述輸入數(shù)據(jù)處于寫時鐘域；

所述時鐘域通道電路用于對所述寫使能信號進(jìn)行采樣以得到多個采樣結(jié)果，并根據(jù)時鐘相位差從所述多個采樣結(jié)果中選擇一個采樣結(jié)果作為讀使能信號，其中，所述時鐘相位差為處于所述寫時鐘域的寫時鐘信號和處于讀時鐘域的讀時鐘信號的相位差；

所述讀地址產(chǎn)生電路用于根據(jù)所述讀使能信號得到讀地址，所述讀地址用于控制所述數(shù)據(jù)緩存電路產(chǎn)生輸出數(shù)據(jù)，所述輸出數(shù)據(jù)處于所述讀時鐘域；

所述數(shù)據(jù)緩存電路用于根據(jù)所述寫地址和所述讀地址，將所述輸入數(shù)據(jù)緩存并產(chǎn)生所述輸出數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的跨時鐘域同步電路，其特征在于，所述時鐘域通道電路包括：多個觸發(fā)器，用于在所述讀時鐘信號的上升沿和下降沿分別對所述寫使能信號進(jìn)行采樣，以得到所述多個采樣結(jié)果；

多路信號選擇器，用于根據(jù)所述時鐘相位差從所述多個采樣結(jié)果中選擇一個采樣結(jié)果，作為所述讀使能信號。

3.根據(jù)權(quán)利要求2所述的跨時鐘域同步電路，其特征在于，所述多個觸發(fā)器包括第一觸發(fā)器、第二觸發(fā)器、第三觸發(fā)器以及第四觸發(fā)器；

所述第一觸發(fā)器，用于在所述讀時鐘信號的下降沿對所述寫使能信號進(jìn)行采樣，得到第一采樣信號；

所述第二觸發(fā)器，用于在所述讀時鐘信號的上升沿對所述第一采樣信號進(jìn)行采樣，得到第二采樣信號；

所述第三觸發(fā)器，用于在所述讀時鐘信號的上升沿對所述寫使能信號進(jìn)行采樣，得到第三采樣信號；

所述第四觸發(fā)器，用于在所述讀時鐘信號的上升沿對所述第三采樣信號進(jìn)行采樣，得到第四采樣信號，其中，所述第一采樣信號、所述第二采樣信號、所述第三采樣信號以及所述第四采樣信號為所述多個采樣結(jié)果。

4.根據(jù)權(quán)利要求3所述的跨時鐘域同步電路，其特征在于，所述多路信號選擇器具體用于：

在所述時鐘相位差為[0T,1/4T）的情況下，從所述多個采樣結(jié)果中選擇所述第二采樣信號作為所述讀使能信號，其中，所述T為所述寫時鐘域的時鐘周期或讀時鐘域的時鐘周期；

或，

在所述時鐘相位差為[1/4T,1/2T）的情況下，從所述多個采樣結(jié)果中選擇所述第二采樣信號或所述第四采樣信號作為所述讀使能信號；

或，

在所述時鐘相位差為[1/2T,3/4T)的情況下，從所述多個采樣結(jié)果中選擇所述第四采樣信號作為所述讀使能信號；

或，

在所述時鐘相位差的取值大于或等于3/4個所述時鐘周期T的情況下，從所述多個采樣結(jié)果中選擇所述第二采樣信號或所述第三采樣信號作為所述讀使能信號。

5.根據(jù)權(quán)利要求1至4任一項所述的跨時鐘域同步電路，其特征在于，所述跨時鐘域同步電路還包括鑒相器；

所述鑒相器，用于根據(jù)所述寫時鐘信號和所述讀時鐘信號確定所述時鐘相位差；

所述鑒相器，還用于根據(jù)所述寫時鐘信號產(chǎn)生所述寫使能信號，其中，當(dāng)所述寫時鐘信號與所述讀時鐘信號之間的所述時鐘相位差處于穩(wěn)定狀態(tài)時，所述寫使能信號有效。

6.根據(jù)權(quán)利要求1至4任一項所述的跨時鐘域同步電路，其特征在于，所述跨時鐘域同步電路還包括第五D觸發(fā)器；

所述第五D觸發(fā)器，用于在所述讀時鐘信號的驅(qū)動下，緩存并輸出所述數(shù)據(jù)緩存電路產(chǎn)生的所述輸出數(shù)據(jù)。

7.根據(jù)權(quán)利要求1至4任一項所述的跨時鐘域同步電路，其特征在于，所述跨時鐘域同步電路還包括寫時鐘域鎖相環(huán)和讀時鐘域鎖相環(huán)；

所述寫時鐘域鎖相環(huán)，用于根據(jù)時鐘源信號得到所述寫時鐘信號；

所述讀時鐘域鎖相環(huán)，用于根據(jù)所述時鐘源信號得到所述讀時鐘信號。