[發明專利]用于配置多個核心獨立外圍設備的可編程任意序列直接存儲器存取控制器

在審

• 申請號: 201980092913.1
• 申請日: 2019-06-21
• 公開（公告）號: CN113474761A
• 公開（公告）日: 2021-10-01
• 發明（設計）人: K·E·庫提斯
• 申請（專利權）人: 微芯片技術股份有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 蔡悅

1.一種可編程任意序列直接存儲器存取(DMA)控制器，包括：

第一地址指針寄存器；

第二地址指針寄存器；

數據鎖存器，所述數據鎖存器耦接到第一數據總線；

地址鎖存器，所述地址鎖存器耦接到第二數據總線；

多路復用器，所述多路復用器具有耦接到所述第一地址指針寄存器的第一輸入端、耦接到所述地址鎖存器的第二輸入端、耦接到所述第二地址指針寄存器的第三輸入端以及耦接到地址總線的輸出端；和

控制邏輯部件，所述控制邏輯部件耦接到所述第一地址指針寄存器和所述第二地址指針寄存器、所述地址鎖存器、所述多路復用器和所述數據鎖存器并且控制所述第一地址指針寄存器和所述第二地址指針寄存器、所述地址鎖存器、所述多路復用器和所述數據鎖存器。

2.根據權利要求1所述的可編程任意序列DMA控制器，還包括控制寄存器，所述控制寄存器被配置為控制所述DMA控制器的操作模式，其中當以第一模式操作時，所述DMA控制器被配置為使用所述第一地址指針寄存器來存儲源地址，并且使用所述第二地址指針寄存器來存儲目的地地址，并且當以第二模式操作時，所述DMA控制器被配置為從所述第二數據總線接收所述地址鎖存器中的源地址或目的地地址。

3.根據權利要求2所述的可編程任意序列DMA控制器，其中所述控制寄存器中的一位確定所述DMA控制器是以所述第一模式還是所述第二模式操作。

4.根據權利要求1至3中任一項所述的可編程任意序列DMA控制器，其中所述控制邏輯部件與總線仲裁邏輯部件通信。

5.根據權利要求1至4中任一項所述的可編程任意序列DMA控制器，其中所述數據鎖存器寫入所述第一數據總線并從所述第一數據總線讀取。

6.根據權利要求1至5中任一項所述的可編程任意序列DMA控制器，其中所述第一數據總線耦接到數據存儲器。

7.根據權利要求1至6中任一項所述的可編程任意序列DMA控制器，其中所述第二數據總線耦接到程序存儲器。

8.根據權利要求7所述的可編程任意序列DMA控制器，其中所述程序存儲器是非易失性存儲器。

9.根據權利要求8所述的可編程任意序列DMA控制器，其中所述非易失性存儲器是閃存可編程存儲器。

10.根據權利要求6所述的可編程任意序列DMA控制器，其中所述數據存儲器是隨機存取存儲器(RAM)。

11.根據權利要求1至10中任一項所述的可編程任意序列DMA控制器，其中所述第一數據總線和所述第二數據總線耦接到存儲器。

12.根據權利要求1至11中任一項所述的可編程任意序列DMA控制器，還包括第一字節計數器和第二字節計數器，所述第一字節計數器和所述第二字節計數器與所述控制邏輯部件通信，并且對傳輸的數據字節數進行計數。

13.一種用于利用可編程任意序列直接存儲器存取(DMA)控制器進行間接存儲器尋址的方法，所述方法包括以下步驟：

讀取存儲在由第一地址指針寄存器指定的存儲器地址處的寄存器地址；

將所述寄存器地址存儲在地址鎖存器中；

讀取存儲在由第二地址指針寄存器指定的另一存儲器地址處的配置數據；

將所述配置數據存儲在數據鎖存器中；以及

將存儲在所述數據鎖存器中的所述配置數據寫入存儲在所述地址鎖存器中的所述寄存器地址處的寄存器。

14.根據權利要求13所述的方法，其中所述寄存器是外圍寄存器。

15.根據權利要求14所述的方法，其中所述外圍寄存器是特殊功能寄存器。