[發明專利]一種均衡電路、封裝裝置及數據傳輸裝置

有效

• 申請號: 201980091384.3
• 申請日: 2019-03-22
• 公開（公告）號: CN113396478B
• 公開（公告）日: 2023-01-06
• 發明（設計）人: 羅多納;范文鍇;蔡樹杰
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H04L25/03
• 代理公司: 深圳市深佳知識產權代理事務所(普通合伙) 44285
• 代理人: 李杭

一種均衡電路，包括設置于接收端芯片(RX)內部的接收端阻抗網絡(Z_t)，以及設置于接收端芯片(RX)外部的無源均衡器(100)，其中：接收端阻抗網絡(Z_t)通過第一連接件(201)和第二連接件(202)與無源均衡器(100)連接，以及分別通過第一連接件(201)和第二連接件(202)與差分走線的第一走線(203)和第二走線(204)連接，差分走線用于連接接收端芯片(RX)和發送端芯片(TX)。一種封裝裝置及數據傳輸裝置，通過第一連接件(201)和第二連接件(202)實現接收端阻抗網絡(Z_t)和無源均衡器(100)的連接，使接收端阻抗網絡(Z_t)與無源均衡器(100)協同工作，通過調節接收端阻抗網絡(Z_t)的阻值形成接收端帶寬增益可調節，從而提升工作頻率；無源均衡器(100)設置在接收端芯片(RX)外部且與第一連接件(201)和第二連接件(202)連接，不占用額外的出線空間或芯片面積。

技術領域

本申請涉及電路封裝領域，具體涉及一種均衡電路、封裝裝置及數據傳輸裝置。

背景技術

SERDES是串行器(serializer)/解串器(deserializer)的英文簡稱。它是一種主流的時分多路復用(TDM)、點對點(P2P)的串行通信技術，即在發送端多路低速并行信號被轉換成高速串行信號，經過傳輸媒體(光纜或銅線)，最后在接收端高速串行信號重新轉換成低速并行信號。這種點對點的串行通信技術充分利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數目，從而大大降低通信成本。

在多顆芯片協同工作時，該芯片之間需要通過SerDes鏈路實現信號的收發，隨著通信速率的顯著提升，SerDes無源鏈路帶來的損耗使得接收機端(接收芯片)的信號質量顯著惡化，因此，均衡技術被廣泛的應用于高速SerDes通信中，用以補償這些通道損耗。有源均衡器被設計在芯片內部，包含前饋均衡有源均衡器、反饋均衡有源均衡器和連續時間線性均衡有源均衡器等等，有源均衡器由于設置在芯片內部，需要消耗額外的功耗與芯片面積。除此之外，在芯片外部，例如印刷電路板(printed circuit board，PCB)上或者封裝內部，也可使用電阻、電感、電容等器件搭建無源均衡器。然而，現有技術中的無源均衡器，主要面對以下兩個問題，第一，現有技術中無源均衡器采用貼片元件結構，沒有和芯片封裝在一起，因此導致工作頻率較低，不能支撐高速SerDes互連要求；第二，無源均衡器的使用將在封裝或PCB上占用信號出線空間，降低出線密度。

因此，現有技術中存在的上述問題還有待改善。

發明內容

本申請實施例提供了一種均衡電路，通過第一連接件和第二連接件實現接收端阻抗網絡和無源均衡器的連接，以使得該接收端阻抗網絡與該無源均衡器協同工作，通過調節接收端阻抗網絡的阻值，實現接收端帶寬增益可調節的機構，同時，該無源均衡器并不采用傳統的貼片元件結構，而是和接收端芯片封裝在一起，從而提升工作頻率，以支撐高速SerDes互連的要求。同時，由于無源均衡器分別與第一連接件和第二連接件連接，相較于傳統的均衡電路設計，該均衡電路中的無源均衡器設置在接收端芯片外部且與第一連接件和第二連接件連接，不占用額外的封裝出線空間或芯片面積。

有鑒于此，本申請第一方面提供一種均衡電路，包括設置于接收端芯片內部的接收端阻抗網絡，以及設置于該接收端芯片外部的無源均衡器，該無源均衡器可以有兩個端口，其中：該接收端阻抗網絡通過第一連接件和第二連接件與該無源均衡器連接，以及分別通過該第一連接件和該第二連接件與差分走線的第一走線和第二走線連接，該差分走線用于連接該接收端芯片和發送端芯片。其中，該接收端芯片可以是晶圓die。