[發明專利]使用四柵極非易失性存儲器單元陣列的神經網絡分類器

有效

• 申請號: 201980090590.2
• 申請日: 2019-08-29
• 公開（公告）號: CN113366504B
• 公開（公告）日: 2022-09-13
• 發明（設計）人: H·V·特蘭;S·萊姆克;V·蒂瓦里;N·多;M·雷頓
• 申請（專利權）人: 硅存儲技術股份有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 蔡悅

本發明涉及一種具有突觸的神經網絡設備，該突觸具有存儲器單元，每個存儲器單元具有位于溝道區的第一部分上方的浮柵和位于溝道區的第二部分上方的第一柵極以及位于浮柵上方的第二柵極和位于源極區上方的第三柵極。第一線各自電連接存儲器單元行中的一行中的第一柵極，第二線各自電連接存儲器單元行中的一行中的第二柵極，第三線各自電連接存儲器單元行中的一行中的第三柵極，第四線各自電連接存儲器單元行中的一行中的源極區，并且第五線各自電連接存儲器單元列中的一列中的漏極區。突觸接收第一多個輸入作為第一線、第二線或第三線上的電壓，并且提供第一多個輸出作為第五線上的電流。

相關專利申請

本申請要求2019年4月11日提交的美國申請第16/382,034號的權益，該美國申請要求2019年1月29日提交的美國臨時申請第62/798,417號的優先權。

技術領域

本發明涉及神經網絡。

背景技術

人工神經網絡模擬生物神經網絡(動物的中樞神經系統，特別是大腦)，這些人工神經網絡用于估計或近似可取決于大量輸入并且通常已知的功能。人工神經網絡通常包括互相交換消息的互連“神經元”層。圖1示出了人工神經網絡，其中圓圈表示輸入或神經元的層。連接部(稱為突觸)用箭頭表示，并且具有可以根據經驗進行調整的數值權重。這使得神經網絡適應于輸入并且能夠學習。通常，神經網絡包括多個輸入的層。通常存在神經元的一個或多個中間層，以及提供神經網絡的輸出的神經元的輸出層。處于每一級別的神經元分別地或共同地根據從突觸所接收的數據作出決定。

在開發用于高性能信息處理的人工神經網絡方面的主要挑戰中的一個挑戰是缺乏足夠的硬件技術。實際上，實際神經網絡依賴于大量的突觸，從而實現神經元之間的高連通性，即非常高的計算并行性。原則上，此類復雜性可通過數字超級計算機或專用圖形處理單元集群來實現。然而，相比于生物網絡，這些方法除了高成本之外，能量效率也很普通，生物網絡主要由于其執行低精度的模擬計算而消耗更少的能量。CMOS模擬電路已被用于人工神經網絡，但由于給定大量的神經元和突觸，大多數CMOS實現的突觸都過于龐大。

發明內容

上述問題和需求由神經網絡設備解決，該神經網絡設備包括第一多個突觸，所述第一多個突觸被配置為接收第一多個輸入并從其生成第一多個輸出。第一多個突觸包括多個存儲器單元，其中存儲器單元中的每個存儲器單元包括：形成于半導體襯底中的間隔開的源極區和漏極區，其中溝道區在該源極區和該漏極區之間延伸；設置在溝道區的第一部分上方并且與第一部分絕緣的浮柵；設置在溝道區的第二部分上方并且與第二部分絕緣的第一柵極；設置在浮柵上方并且與浮柵絕緣的第二柵極；以及設置在源極區上方并且與源極區絕緣的第三柵極。多個存儲器單元中的每個存儲器單元被配置為存儲與浮柵上的多個電子相對應的權重值。所述多個存儲器單元被配置為基于所述第一多個輸入和所存儲的權重值來生成所述第一多個輸出。所述第一多個突觸的所述存儲器單元被布置成行和列。第一多個突觸包括：多條第一線，每條第一線將存儲器單元的行中的一行中的第一柵極電連接在一起；多條第二線，每條第二線將存儲器單元的行中的一行中的第二柵極電連接在一起；多條第三線，每條第三線將存儲器單元的行中的一行中的第三柵極電連接在一起；多條第四線，每條第四線將存儲器單元的行中的一行中的源極區電連接在一起；以及多條第五線，每條第五線將存儲器單元的列中的一列中的漏極區電連接在一起。第一多個突觸被配置為接收第一多個輸入作為多條第二線或多條第三線或多條第四線上的電壓，并且提供第一多個輸出作為多條第五線上的電流。