[發(fā)明專利]用于運(yùn)行時(shí)處理器驗(yàn)證的EPT和影子頁表之間的動(dòng)態(tài)切換

在審

• 申請(qǐng)?zhí)枺?/td>: 201980090020.3
• 申請(qǐng)日: 2019-02-22
• 公開（公告）號(hào): CN113490924A
• 公開（公告）日: 2021-10-08
• 發(fā)明（設(shè)計(jì)）人: 董傳霄;董耀祖;Z·王;Z·呂
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G06F12/1036
• 分類號(hào): G06F12/1036;G06F12/08;G06F9/455;G06F9/48;G06F21/71
• 代理公司: 中國(guó)專利代理(香港)有限公司 72001
• 代理人: 葉曉勇;姜冰

公開的實(shí)現(xiàn)描述了一種系統(tǒng)和方法，所述系統(tǒng)和方法用于在處理裝置上執(zhí)行虛擬機(jī)，接收訪問由虛擬機(jī)的地址空間中的客戶虛擬存儲(chǔ)器地址（GVA）標(biāo)識(shí)的存儲(chǔ)器頁的請(qǐng)求，使用包括將GVA映射到客戶物理存儲(chǔ)器地址（GPA）的客戶頁表（GPT）條目的GPT將GVA轉(zhuǎn)換為GPA，將GPA轉(zhuǎn)換為存儲(chǔ)器頁的主機(jī)物理地址（HPA），在翻譯后備緩沖器（TLB）中存儲(chǔ)將GVA映射到HPA的TLB條目，修改GPT條目以指定該存儲(chǔ)器頁為被訪問，檢測(cè)應(yīng)用修改GPT條目的嘗試，響應(yīng)于修改GPT條目的嘗試生成頁錯(cuò)誤，并且響應(yīng)于頁錯(cuò)誤轉(zhuǎn)儲(chǔ)清除TLB條目。

技術(shù)領(lǐng)域

本公開涉及計(jì)算機(jī)系統(tǒng)；更具體來說，涉及能夠?qū)崿F(xiàn)用于運(yùn)行時(shí)處理器驗(yàn)證（runtime processor verification）的擴(kuò)展頁表和影子頁表（shadow page table）之間的動(dòng)態(tài)切換。

背景技術(shù)

現(xiàn)代處理裝置必須滿足用戶關(guān)于其數(shù)據(jù)安全性的不斷增加的期望。可由各種技術(shù)促進(jìn)未經(jīng)授權(quán)的人員嘗試獲得對(duì)存儲(chǔ)在存儲(chǔ)器和處理器中的敏感數(shù)據(jù)的訪問，這些技術(shù)包括基于軟件和硬件的總線掃描、存儲(chǔ)器掃描、硬件探測(cè)、硬件木馬（hardware Trojans）等，以從處理裝置檢索數(shù)據(jù)。例如，該數(shù)據(jù)可能包括隱私敏感數(shù)據(jù)、IP敏感數(shù)據(jù)、用于安全存儲(chǔ)或通信的加密密鑰等。隨著使用由云服務(wù)提供商提供的基于虛擬化的托管服務(wù)將數(shù)據(jù)和企業(yè)工作負(fù)載移動(dòng)到云中的當(dāng)前趨勢(shì)，這進(jìn)一步加劇了數(shù)據(jù)的暴露。在這樣的環(huán)境中，允許未經(jīng)授權(quán)訪問硬件和存儲(chǔ)在其中的數(shù)據(jù)可能會(huì)危及大量用戶的安全性。

附圖說明

作為舉例而非作為限制示出了本公開，并且在結(jié)合圖考慮時(shí)，參考以下詳細(xì)描述可更全面地理解本公開，圖中：

圖1示意性地示出由它們的翻譯后備緩沖器（translation lookaside buffer）的內(nèi)容差異造成的主處理器（左）和重放協(xié)處理器（replay co-processor）（右）的執(zhí)行狀態(tài)的差異。

圖2A描繪了根據(jù)本公開的一個(gè)或多個(gè)方面的能夠?qū)崿F(xiàn)擴(kuò)展頁表和影子頁表之間的動(dòng)態(tài)運(yùn)行時(shí)過渡（dynamic runtime transition）的示例處理系統(tǒng)的高級(jí)組件圖。

圖2B描繪了根據(jù)本公開的一個(gè)或多個(gè)方面的能夠?qū)崿F(xiàn)擴(kuò)展頁表和影子頁表之間的動(dòng)態(tài)運(yùn)行時(shí)過渡的具有主處理器和重放協(xié)處理器的示例處理系統(tǒng)的高級(jí)組件圖。

圖3描繪了在修改與客戶虛擬存儲(chǔ)器地址對(duì)應(yīng)的客戶頁表?xiàng)l目時(shí)轉(zhuǎn)儲(chǔ)清除（flush）與客戶虛擬存儲(chǔ)器地址的轉(zhuǎn)換對(duì)應(yīng)的TLB條目的示例方法的流程圖。

圖4描繪了根據(jù)本公開的一個(gè)或多個(gè)方面的從啟用擴(kuò)展頁表的存儲(chǔ)器訪問模式（extended page table-enabled memory access mode）過渡到啟用影子頁表的存儲(chǔ)器訪問模式（shadow page table-enabled memory access mode）的示例方法的流程圖。

圖5描繪了根據(jù)本公開的一個(gè)或多個(gè)方面的預(yù)填充（pre-populating）影子頁表以優(yōu)化從啟用擴(kuò)展頁表的存儲(chǔ)器訪問模式到啟用影子頁表的存儲(chǔ)器訪問模式的過渡的示例方法的流程圖。

圖6描繪了根據(jù)本公開的一個(gè)或多個(gè)方面的從啟用影子頁表的存儲(chǔ)器訪問模式過渡到啟用擴(kuò)展頁表的存儲(chǔ)器訪問模式的示例方法的流程圖。

圖7A是示出可在其中使用本公開的一個(gè)實(shí)現(xiàn)的處理器的微架構(gòu)的框圖。

圖7B是示出根據(jù)本公開的至少一個(gè)實(shí)現(xiàn)而實(shí)現(xiàn)的有序流水線和寄存器重命名級(jí)（register renaming stage）、無序發(fā)出/執(zhí)行流水線的框圖。

圖8示出了處理裝置的微架構(gòu)的框圖，該處理裝置包括提供用于運(yùn)行時(shí)處理器驗(yàn)證的擴(kuò)展頁表和影子頁表之間的動(dòng)態(tài)切換的邏輯電路。

圖9是根據(jù)一個(gè)實(shí)現(xiàn)的計(jì)算機(jī)系統(tǒng)的框圖。

圖10是根據(jù)另一個(gè)實(shí)現(xiàn)的計(jì)算機(jī)系統(tǒng)的框圖。