[發明專利]用于NAND閃速存儲器的方法和裝置

有效

• 申請號: 201980089449.0
• 申請日: 2019-11-18
• 公開（公告）號: CN113711310B
• 公開（公告）日: 2023-01-24
• 發明（設計）人: 許富菖
• 申請（專利權）人: NEO半導體公司
• 主分類號: G11C11/34
• 分類號: G11C11/34;G11C16/04;G11C16/10
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 董婷婷

公開了用于NAND閃速存儲器的方法和裝置。在實施例中，提供了一種用于對NAND閃速存儲器進行編程的方法，包括：在字線上設置編程條件，以設置與多個位線相關聯的多個存儲單元的編程；以及順序地啟用位線選擇柵極，以將數據從頁緩沖器加載到存儲器的多個位線。在各個位線加載有所選數據之后，停用相關聯的位線選擇柵極，使得使用位線電容將所選數據維持在位線上。該方法還包括：在所有位線被加載有數據之后等待編程間隔完成，以對與多個位線相關聯的多個存儲單元進行編程。所述多個存儲單元的至少一部分是同時編程的。

相關申請的交叉引用

本申請要求于2018年11月18日提交的標題為“NAND閃存存儲器讀取和寫入操作(NAND Flash Memory Read and Write Operations)”的美國臨時專利申請號為62/768,979的、于2018年11月20日提交的標題為“NAND閃存存儲器讀取和寫入操作(NAND FlashMemory Read and Write Operations)”的美國臨時專利申請號為62/770,150的、于2018年11月30日提交的標題為“NAND閃存存儲器讀取和寫入操作(NAND Flash Memory Read andWrite Operations)”的美國臨時專利申請號為62/774,128的、于2018年12月20日提交的標題為“NAND閃存存儲器讀取和寫入操作(NAND Flash Memory Read and WriteOperations)”的美國臨時專利申請號為62/783,199的、以及于2019年1月31日提交的標題為“NAND閃存存儲器讀取和寫入操作(NAND Flash Memory Read and Write Operations)”的美國臨時專利申請號為62/799,669的根據35 U.S.C.§119的權益，以引證的方式將所有這些美國臨時專利申請全文并入文本。

技術領域

本發明的示例性實施例總體上涉及半導體和集成電路領域，更具體地，涉及NAND閃速存儲器(flash memory)的設計和操作。

背景技術

存儲設備廣泛用于工業和消費電子產品中。在許多情況下，存儲器的限制影響例如移動電話的工業或消費設備的尺寸、性能或成本。

在許多設備中使用的一種類型的存儲器被稱為NAND閃速存儲器。這種類型的存儲器被組織成一個或多個區塊，并且各個區塊包括由字線和位線訪問的存儲單元串。利用耦合到位線的頁緩沖器將數據編程在存儲單元中或從存儲單元讀取。在典型的NAND閃速存儲器中，一次可以編程或讀取的位線的數量等于頁緩沖器的數量。這被稱為“頁編程”或“頁讀取”。增加頁緩沖器的數量可以增加數據讀/寫吞吐量，以增強存儲性能。然而，頁緩沖器的電路尺寸相當大。它通常占據存儲器的管芯尺寸的大約20％。因此，頁緩沖器的典型數量被限制在16Kb到64KB的范圍內，這限制了NAND閃速存儲器的讀/寫性能。

發明內容

在各種示例性實施例中，提供了與二維(2D)或三維(3D)NAND存儲器陣列一起使用的NAND閃速存儲器架構和方法。這些實施例也可以應用于單層單元(Single-Level Cell，SLC)、多層單元(Multi-Level Cell，MLC)、三層單元(Triple-Level Cell，TLC)、四層單元(Quad-Level Cell，QLC)或每單元任意數量位的技術。

在實施例中，NAND架構包括位線選擇柵極，該位線選擇柵極將頁緩沖器連接到大量位線，以增加讀/寫吞吐量。在另一實施例中，位線選擇柵極將頁緩沖器耦合到非相鄰的位線，以緩解電容耦合。在其它實施例中，使用額外的旁通柵極和數據寄存器來增強NAND存儲器的操作。在另一些實施例中，提供了致使性能提高的新穎的編程和讀取操作。