[發明專利]用于處理器核之間的改進的數據傳輸的方法和裝置

有效

• 申請號: 201980082986.2
• 申請日: 2019-12-12
• 公開（公告）號: CN113383516B
• 公開（公告）日: 2022-08-02
• 發明（設計）人: C·S·里德;D·墨菲;R·R·丹尼;M·R·艾維斯;R·德瓦尼
• 申請（專利權）人: 因特拉克蒂克控股有限責任公司;C·S·里德;D·墨菲;R·R·丹尼;M·R·艾維斯;R·德瓦尼
• 主分類號: H04L12/437
• 分類號: H04L12/437;H04L49/109;H04L69/22
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 王青芝;王小東

1.一種互連裝置，所述互連裝置被配置為通過網絡傳送數據分組，所述數據分組被布置成多個子分組，所述多個子分組包括地址子分組，所述地址子分組識別用于接收數據分組的目標處理核，所述互連裝置包括：

·芯片上的數據渦交換機，以及

·處理核陣列，所述處理核陣列與數據渦芯片在同一芯片上，其中，所述數據渦交換機從外部源接收數據，并且所述處理核陣列從所述數據渦交換機接收數據。

2.根據權利要求1所述的互連裝置，其中，所述處理核陣列包括目標核和發送核，其中，所述發送核能夠通過形成具有地址報頭和有效載荷的數據分組來將數據分組發送至所述目標核，所述地址報頭包括針對目標核的位置的地址，所述有效載荷具有將被發送至所述目標核的數據。

3.根據權利要求2所述的互連裝置，其中，將來自所述發送核的數據分組從所述發送核發送至所述數據渦交換機，并且所述數據渦交換機基于所述地址報頭將所述數據分組路由至所述目標核。

4.根據權利要求3所述的互連裝置，其中，被發送至所述數據渦交換機的所述數據分組在所述數據渦交換機中沒有被重組，而是以蟲洞的方式行進通過所述數據渦交換機。

5.根據權利要求4所述的互連裝置，其中，包括在所述地址報頭中的位被包含在微片中，并且在總線寬的數據路徑中行進通過所述數據渦交換機。

6.根據權利要求5所述的互連裝置，其中，所述數據渦交換機用于與所述數據渦交換機在同一芯片上的處理器核陣列上的兩個或更多個處理核之間的或與所述數據渦交換機在不同芯片上的處理器核陣列上的兩個或更多個處理核之間的核到核通信。

7.根據權利要求6所述的互連裝置，其中，從發送處理器核發送至所述數據渦交換機的數據分組根據目標核目的地經過一個或兩個路徑；

(i)如果與所述數據渦交換機在同一芯片上的陣列中的發送處理器核向所述同一芯片上的同一陣列中的目標處理器核發送數據分組，則該數據分組在去往所述數據渦交換機的路徑上被發送，并且向下返回至與所述發送處理器核在同一陣列中的所述目標處理器核；

(ii)如果一芯片上的發送處理器核向不同芯片上的不同陣列中的目標處理器核發送數據分組，則該分組在從所述發送處理器核到包括所述目標處理核的芯片上的數據渦交換機的路徑上被發送，并且所述數據渦交換機將所述數據分組發送至所述目標處理核。

8.根據權利要求7所述的互連裝置，其中，單個處理芯片上的處理器核的數量能夠在與1個至K個處理核進行通信的處理芯片上的陣列中的1個至N個處理核的范圍內變化，其中K＞N。

9.一種互連裝置，所述互連裝置被配置為通過網絡傳送數據分組，所述數據分組被布置成多個子分組，所述多個子分組包括地址子分組，所述地址子分組識別用于接收數據分組的目標處理核，所述互連裝置包括；

·多個芯片，各個芯片包括數據渦交換機和處理核陣列，以及

·主數據渦交換機，所述主數據渦交換機連接至所述多個芯片中的各個芯片上的各個數據渦交換機和各個處理核陣列，其中，所述主數據渦交換機在各個數據渦交換機或各個處理核陣列之間傳送數據分組。

10.根據權利要求9所述的互連裝置，其中，所述多個芯片中的任一芯片中包括的所述處理核陣列中的任一處理核陣列中的發送處理器核能夠通過形成用于所述發送處理器核的核分組來將數據分組發送至所述多個芯片中的另一芯片中的處理核陣列中所包括的目標處理核，所述核分組具有識別所述目標處理核的位置的報頭以及包括將被發送的數據的有效載荷。

11.根據權利要求10所述的互連裝置，其中，所述數據分組從所述發送處理器核被發送至所述主數據渦交換機，從所述主數據渦交換機被發送至包括所述目標處理核的芯片上的數據渦交換機，并且從包括所述目標處理核的所述芯片上的所述數據渦交換機被發送至所述目標處理核。