[發明專利]邏輯電路系統封裝

在審

• 申請號: 201980079576.2
• 申請日: 2019-10-25
• 公開（公告）號: CN113168454A
• 公開（公告）日: 2021-07-23
• 發明（設計）人: S·A·林恩;J·M·加德納
• 申請（專利權）人: 惠普發展公司;有限責任合伙企業
• 主分類號: G06F21/44
• 分類號: G06F21/44;G06F21/60;G06F13/42;B41J2/175
• 代理公司: 北京市漢坤律師事務所 11602
• 代理人: 初媛媛;吳麗麗

1.一種用于可更換打印設備部件的邏輯電路系統封裝，所述邏輯電路系統封裝包括用于與打印設備邏輯電路通信的接口以及至少一個邏輯電路，所述至少一個邏輯電路被配置為：

經由所述接口接收請求和參考時鐘信號；并且

響應于所述請求和所述參考時鐘信號，經由所述接口傳輸指示計數的數字值，

其中，所述數字值基于所述參考時鐘信號而變化。

2.如權利要求1所述的邏輯電路系統封裝，其中，所述至少一個邏輯電路包括以下各項中的至少一項，以基于所接收到的參考時鐘信號來得到所述計數：

時鐘發生器，以及

參考時鐘監視器。

3.如權利要求1或2所述的邏輯電路系統封裝，其中，所述請求包括第一讀取請求和第二讀取請求，所述第一讀取請求和所述第二讀取請求包括不同的讀取地址，所述邏輯電路被配置為：

經由所述接口接收所述第一讀取請求；

響應于所述第一讀取請求，經由所述接口傳輸所述數字值的第一部分；

經由所述接口接收所述第二讀取請求；并且

響應于所述第二讀取請求，經由所述接口傳輸所述數字值的第二部分。

4.如權利要求3所述的邏輯電路系統封裝，其中，所述數字值的第一部分包括所述數字值的最高有效位，所述數字值的第二部分包括所述數字值的最低有效位。

5.如權利要求1或2所述的邏輯電路系統封裝，其中，所述至少一個邏輯電路被配置為：

經由所述接口接收第一請求；

經由所述接口接收第一參考時鐘信號；

響應于所述第一請求，經由所述接口傳輸第一數字值，所述第一數字值指示在所述第一參考時鐘信號的預定數量周期期間的第一計數；

經由所述接口接收第二請求；

經由所述接口接收第二參考時鐘信號；并且

響應于所述第二請求，經由所述接口傳輸第二數字值，所述第二數字值指示在所述第二參考時鐘信號的所述預定數量周期期間的第二計數，

其中，所述第一數字值不同于所述第二數字值。

6.如權利要求5所述的邏輯電路系統封裝，其中，

所述第一請求用于選擇內部時鐘信號以進行采樣；

所述第一數字值指示在所述第一參考時鐘信號的所述預定數量周期期間所選擇的內部時鐘信號的第一周期計數；

所述第二請求用于選擇所述內部時鐘信號以進行采樣；并且

所述第二數字值指示在所述第二參考時鐘信號的所述預定數量周期期間所選擇的內部時鐘信號的第二周期計數。

7.如權利要求5或6所述的邏輯電路系統封裝，其中，所述第一參考時鐘信號具有第一頻率，并且所述第二參考時鐘信號具有不同于所述第一頻率的第二頻率。

8.如權利要求7所述的邏輯電路系統封裝，其中，所述第一頻率大于所述第二頻率，并且

其中，所述第一數字值小于所述第二數字值。

9.如權利要求7所述的邏輯電路系統封裝，其中，所述第一頻率小于所述第二頻率，并且

其中，所述第一數字值大于所述第二數字值。

10.如權利要求3至9中任一項所述的邏輯電路系統封裝，其中，所述至少一個邏輯電路包括用于生成內部時鐘信號的時鐘發生器，所述至少一個邏輯電路被配置為：

在接收到所述第一請求之前，經由所述接口接收用于打開所述時鐘發生器的請求。

11.如權利要求10所述的邏輯電路系統封裝，其中，所述時鐘發生器包括環形振蕩器。

12.如權利要求11所述的邏輯電路系統封裝，其中，選擇所述內部時鐘信號以進行采樣的所述第一請求指示環形振蕩器時鐘信號。